git.sur5r.net Git - u-boot/blob - arch/arm/mach-at91/arm926ejs/timer.c

   1 /*
   2  * (C) Copyright 2007-2008
   3  * Stelian Pop <stelian@popies.net>
   4  * Lead Tech Design <www.leadtechdesign.com>
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  */
   8
   9 #include <common.h>
  10 #include <asm/io.h>
  11 #include <asm/arch/hardware.h>
  12 #include <asm/arch/at91_pit.h>
  13 #include <asm/arch/clk.h>
  14 #include <div64.h>
  15
  16 #if !defined(CONFIG_AT91FAMILY)
  17 # error You need to define CONFIG_AT91FAMILY in your board config!
  18 #endif
  19
  20 DECLARE_GLOBAL_DATA_PTR;
  21
  22 /*
  23  * We're using the AT91CAP9/SAM9 PITC in 32 bit mode, by
  24  * setting the 20 bit counter period to its maximum (0xfffff).
  25  * (See the relevant data sheets to understand that this really works)
  26  *
  27  * We do also mimic the typical powerpc way of incrementing
  28  * two 32 bit registers called tbl and tbu.
  29  *
  30  * Those registers increment at 1/16 the main clock rate.
  31  */
  32
  33 #define TIMER_LOAD_VAL  0xfffff
  34
  35 /*
  36  * Use the PITC in full 32 bit incrementing mode
  37  */
  38 int timer_init(void)
  39 {
  40         at91_pit_t *pit = (at91_pit_t *) ATMEL_BASE_PIT;
  41
  42         at91_periph_clk_enable(ATMEL_ID_SYS);
  43
  44         /* Enable PITC */
  45         writel(TIMER_LOAD_VAL | AT91_PIT_MR_EN , &pit->mr);
  46
  47         gd->arch.timer_rate_hz = gd->arch.mck_rate_hz / 16;
  48
  49         return 0;
  50 }
  51
  52 /*
  53  * Return the number of timer ticks per second.
  54  */
  55 ulong get_tbclk(void)
  56 {
  57         return gd->arch.timer_rate_hz;
  58 }