git.sur5r.net Git - u-boot/blob - arch/arm/mach-sunxi/gtbus_sun9i.c

   1 /*
   2  * GTBUS initialisation for sun9i
   3  *
   4  * (C) Copyright 2016 Theobroma Systems Design und Consulting GmbH
   5  *                    Philipp Tomsich <philipp.tomsich@theobroma-systems.com>
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <asm/io.h>
  12 #include <asm/arch/gtbus_sun9i.h>
  13 #include <asm/arch/sys_proto.h>
  14
  15 #ifdef CONFIG_SPL_BUILD
  16
  17 void gtbus_init(void)
  18 {
  19         struct sunxi_gtbus_reg * const gtbus =
  20                 (struct sunxi_gtbus_reg *)SUNXI_GTBUS_BASE;
  21
  22         /*
  23          * We use the same setting that Allwinner used in Boot0 for now.
  24          * It may be advantageous to adjust these for various workloads
  25          * (e.g. headless use cases that focus on IO throughput).
  26          */
  27         writel((GT_PRIO_HIGH << GT_PORT_FE0) |
  28                (GT_PRIO_HIGH << GT_PORT_BE1) |
  29                (GT_PRIO_HIGH << GT_PORT_BE2) |
  30                (GT_PRIO_HIGH << GT_PORT_IEP0) |
  31                (GT_PRIO_HIGH << GT_PORT_FE1) |
  32                (GT_PRIO_HIGH << GT_PORT_BE0) |
  33                (GT_PRIO_HIGH << GT_PORT_FE2) |
  34                (GT_PRIO_HIGH << GT_PORT_IEP1),
  35                &gtbus->mst_read_prio_cfg[0]);
  36
  37         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_FE0]);
  38         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_FE0]);
  39         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_BE1]);
  40         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_BE2]);
  41         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_IEP0]);
  42         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_FE1]);
  43         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_BE0]);
  44         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_FE2]);
  45         writel(GP_MST_CFG_DEFAULT, &gtbus->mst_cfg[GT_PORT_IEP1]);
  46 }
  47
  48 #endif