git.sur5r.net Git - u-boot/blob - arch/arm/mach-sunxi/usb_phy.c

   1 /*
   2  * Sunxi usb-phy code
   3  *
   4  * Copyright (C) 2015 Hans de Goede <hdegoede@redhat.com>
   5  * Copyright (C) 2014 Roman Byshko <rbyshko@gmail.com>
   6  *
   7  * Based on code from
   8  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <asm/arch/clock.h>
  15 #include <asm/arch/cpu.h>
  16 #include <asm/arch/usb_phy.h>
  17 #include <asm/gpio.h>
  18 #include <asm/io.h>
  19 #include <errno.h>
  20
  21 #define SUNXI_USB_PMU_IRQ_ENABLE        0x800
  22 #ifdef CONFIG_MACH_SUN8I_A33
  23 #define SUNXI_USB_CSR                   0x410
  24 #else
  25 #define SUNXI_USB_CSR                   0x404
  26 #endif
  27 #define SUNXI_USB_PASSBY_EN             1
  28
  29 #define SUNXI_EHCI_AHB_ICHR8_EN         (1 << 10)
  30 #define SUNXI_EHCI_AHB_INCR4_BURST_EN   (1 << 9)
  31 #define SUNXI_EHCI_AHB_INCRX_ALIGN_EN   (1 << 8)
  32 #define SUNXI_EHCI_ULPI_BYPASS_EN       (1 << 0)
  33
  34 #define REG_PHY_UNK_H3                  0x420
  35 #define REG_PMU_UNK_H3                  0x810
  36
  37 /* A83T specific control bits for PHY0 */
  38 #define SUNXI_PHY_CTL_VBUSVLDEXT        BIT(5)
  39 #define SUNXI_PHY_CTL_SIDDQ             BIT(3)
  40
  41 /* A83T HSIC specific bits */
  42 #define SUNXI_EHCI_HS_FORCE             BIT(20)
  43 #define SUNXI_EHCI_CONNECT_DET          BIT(17)
  44 #define SUNXI_EHCI_CONNECT_INT          BIT(16)
  45 #define SUNXI_EHCI_HSIC                 BIT(1)
  46
  47 static struct sunxi_usb_phy {
  48         int usb_rst_mask;
  49         int gpio_vbus;
  50         int gpio_vbus_det;
  51         int gpio_id_det;
  52         int id;
  53         int init_count;
  54         int power_on_count;
  55         ulong base;
  56 } sunxi_usb_phy[] = {
  57         {
  58                 .usb_rst_mask = CCM_USB_CTRL_PHY0_RST | CCM_USB_CTRL_PHY0_CLK,
  59                 .id = 0,
  60                 .base = SUNXI_USB0_BASE,
  61         },
  62         {
  63                 .usb_rst_mask = CCM_USB_CTRL_PHY1_RST | CCM_USB_CTRL_PHY1_CLK,
  64                 .id = 1,
  65                 .base = SUNXI_USB1_BASE,
  66         },
  67 #if CONFIG_SUNXI_USB_PHYS >= 3
  68         {
  69 #ifdef CONFIG_MACH_SUN8I_A83T
  70                 .usb_rst_mask = CCM_USB_CTRL_HSIC_RST | CCM_USB_CTRL_HSIC_CLK |
  71                                 CCM_USB_CTRL_12M_CLK,
  72 #else
  73                 .usb_rst_mask = CCM_USB_CTRL_PHY2_RST | CCM_USB_CTRL_PHY2_CLK,
  74 #endif
  75                 .id = 2,
  76                 .base = SUNXI_USB2_BASE,
  77         },
  78 #endif
  79 #if CONFIG_SUNXI_USB_PHYS >= 4
  80         {
  81                 .usb_rst_mask = CCM_USB_CTRL_PHY3_RST | CCM_USB_CTRL_PHY3_CLK,
  82                 .id = 3,
  83                 .base = SUNXI_USB3_BASE,
  84         }
  85 #endif
  86 };
  87
  88 static int initial_usb_scan_delay = CONFIG_INITIAL_USB_SCAN_DELAY;
  89
  90 static int get_vbus_gpio(int index)
  91 {
  92         switch (index) {
  93         case 0: return sunxi_name_to_gpio(CONFIG_USB0_VBUS_PIN);
  94         case 1: return sunxi_name_to_gpio(CONFIG_USB1_VBUS_PIN);
  95         case 2: return sunxi_name_to_gpio(CONFIG_USB2_VBUS_PIN);
  96         case 3: return sunxi_name_to_gpio(CONFIG_USB3_VBUS_PIN);
  97         }
  98         return -EINVAL;
  99 }
 100
 101 static int get_vbus_detect_gpio(int index)
 102 {
 103         switch (index) {
 104         case 0: return sunxi_name_to_gpio(CONFIG_USB0_VBUS_DET);
 105         }
 106         return -EINVAL;
 107 }
 108
 109 static int get_id_detect_gpio(int index)
 110 {
 111         switch (index) {
 112         case 0: return sunxi_name_to_gpio(CONFIG_USB0_ID_DET);
 113         }
 114         return -EINVAL;
 115 }
 116
 117 __maybe_unused static void usb_phy_write(struct sunxi_usb_phy *phy, int addr,
 118                                          int data, int len)
 119 {
 120         int j = 0, usbc_bit = 0;
 121         void *dest = (void *)SUNXI_USB0_BASE + SUNXI_USB_CSR;
 122
 123 #ifdef CONFIG_MACH_SUN8I_A33
 124         /* CSR needs to be explicitly initialized to 0 on A33 */
 125         writel(0, dest);
 126 #endif
 127
 128         usbc_bit = 1 << (phy->id * 2);
 129         for (j = 0; j < len; j++) {
 130                 /* set the bit address to be written */
 131                 clrbits_le32(dest, 0xff << 8);
 132                 setbits_le32(dest, (addr + j) << 8);
 133
 134                 clrbits_le32(dest, usbc_bit);
 135                 /* set data bit */
 136                 if (data & 0x1)
 137                         setbits_le32(dest, 1 << 7);
 138                 else
 139                         clrbits_le32(dest, 1 << 7);
 140
 141                 setbits_le32(dest, usbc_bit);
 142
 143                 clrbits_le32(dest, usbc_bit);
 144
 145                 data >>= 1;
 146         }
 147 }
 148
 149 #if defined CONFIG_MACH_SUN8I_H3
 150 static void sunxi_usb_phy_config(struct sunxi_usb_phy *phy)
 151 {
 152         if (phy->id == 0)
 153                 clrbits_le32(SUNXI_USBPHY_BASE + REG_PHY_UNK_H3, 0x01);
 154
 155         clrbits_le32(phy->base + REG_PMU_UNK_H3, 0x02);
 156 }
 157 #elif defined CONFIG_MACH_SUN8I_A83T
 158 static void sunxi_usb_phy_config(struct sunxi_usb_phy *phy)
 159 {
 160 }
 161 #else
 162 static void sunxi_usb_phy_config(struct sunxi_usb_phy *phy)
 163 {
 164         /* The following comments are machine
 165          * translated from Chinese, you have been warned!
 166          */
 167
 168         /* Regulation 45 ohms */
 169         if (phy->id == 0)
 170                 usb_phy_write(phy, 0x0c, 0x01, 1);
 171
 172         /* adjust PHY's magnitude and rate */
 173         usb_phy_write(phy, 0x20, 0x14, 5);
 174
 175         /* threshold adjustment disconnect */
 176 #if defined CONFIG_MACH_SUN5I || defined CONFIG_MACH_SUN7I
 177         usb_phy_write(phy, 0x2a, 2, 2);
 178 #else
 179         usb_phy_write(phy, 0x2a, 3, 2);
 180 #endif
 181
 182         return;
 183 }
 184 #endif
 185
 186 static void sunxi_usb_phy_passby(struct sunxi_usb_phy *phy, int enable)
 187 {
 188         unsigned long bits = 0;
 189         void *addr;
 190
 191         addr = (void *)phy->base + SUNXI_USB_PMU_IRQ_ENABLE;
 192
 193         bits = SUNXI_EHCI_AHB_ICHR8_EN |
 194                 SUNXI_EHCI_AHB_INCR4_BURST_EN |
 195                 SUNXI_EHCI_AHB_INCRX_ALIGN_EN |
 196                 SUNXI_EHCI_ULPI_BYPASS_EN;
 197
 198 #ifdef CONFIG_MACH_SUN8I_A83T
 199         if (phy->id == 2)
 200                 bits |= SUNXI_EHCI_HS_FORCE |
 201                         SUNXI_EHCI_CONNECT_INT |
 202                         SUNXI_EHCI_HSIC;
 203 #endif
 204
 205         if (enable)
 206                 setbits_le32(addr, bits);
 207         else
 208                 clrbits_le32(addr, bits);
 209
 210         return;
 211 }
 212
 213 void sunxi_usb_phy_enable_squelch_detect(int index, int enable)
 214 {
 215 #ifndef CONFIG_MACH_SUN8I_A83T
 216         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 217
 218         usb_phy_write(phy, 0x3c, enable ? 0 : 2, 2);
 219 #endif
 220 }
 221
 222 void sunxi_usb_phy_init(int index)
 223 {
 224         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 225         struct sunxi_ccm_reg *ccm = (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 226
 227         phy->init_count++;
 228         if (phy->init_count != 1)
 229                 return;
 230
 231         setbits_le32(&ccm->usb_clk_cfg, phy->usb_rst_mask);
 232
 233         sunxi_usb_phy_config(phy);
 234
 235         if (phy->id != 0)
 236                 sunxi_usb_phy_passby(phy, SUNXI_USB_PASSBY_EN);
 237
 238 #ifdef CONFIG_MACH_SUN8I_A83T
 239         if (phy->id == 0) {
 240                 setbits_le32(SUNXI_USB0_BASE + SUNXI_USB_CSR,
 241                              SUNXI_PHY_CTL_VBUSVLDEXT);
 242                 clrbits_le32(SUNXI_USB0_BASE + SUNXI_USB_CSR,
 243                              SUNXI_PHY_CTL_SIDDQ);
 244         }
 245 #endif
 246 }
 247
 248 void sunxi_usb_phy_exit(int index)
 249 {
 250         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 251         struct sunxi_ccm_reg *ccm = (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 252
 253         phy->init_count--;
 254         if (phy->init_count != 0)
 255                 return;
 256
 257         if (phy->id != 0)
 258                 sunxi_usb_phy_passby(phy, !SUNXI_USB_PASSBY_EN);
 259
 260 #ifdef CONFIG_MACH_SUN8I_A83T
 261         if (phy->id == 0) {
 262                 setbits_le32(SUNXI_USB0_BASE + SUNXI_USB_CSR,
 263                              SUNXI_PHY_CTL_SIDDQ);
 264         }
 265 #endif
 266
 267         clrbits_le32(&ccm->usb_clk_cfg, phy->usb_rst_mask);
 268 }
 269
 270 void sunxi_usb_phy_power_on(int index)
 271 {
 272         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 273
 274         if (initial_usb_scan_delay) {
 275                 mdelay(initial_usb_scan_delay);
 276                 initial_usb_scan_delay = 0;
 277         }
 278
 279         phy->power_on_count++;
 280         if (phy->power_on_count != 1)
 281                 return;
 282
 283         if (phy->gpio_vbus >= 0)
 284                 gpio_set_value(phy->gpio_vbus, 1);
 285 }
 286
 287 void sunxi_usb_phy_power_off(int index)
 288 {
 289         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 290
 291         phy->power_on_count--;
 292         if (phy->power_on_count != 0)
 293                 return;
 294
 295         if (phy->gpio_vbus >= 0)
 296                 gpio_set_value(phy->gpio_vbus, 0);
 297 }
 298
 299 int sunxi_usb_phy_power_is_on(int index)
 300 {
 301         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 302
 303         return phy->power_on_count > 0;
 304 }
 305
 306 int sunxi_usb_phy_vbus_detect(int index)
 307 {
 308         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 309         int err, retries = 3;
 310
 311         if (phy->gpio_vbus_det < 0)
 312                 return phy->gpio_vbus_det;
 313
 314         err = gpio_get_value(phy->gpio_vbus_det);
 315         /*
 316          * Vbus may have been provided by the board and just been turned of
 317          * some milliseconds ago on reset, what we're measuring then is a
 318          * residual charge on Vbus, sleep a bit and try again.
 319          */
 320         while (err > 0 && retries--) {
 321                 mdelay(100);
 322                 err = gpio_get_value(phy->gpio_vbus_det);
 323         }
 324
 325         return err;
 326 }
 327
 328 int sunxi_usb_phy_id_detect(int index)
 329 {
 330         struct sunxi_usb_phy *phy = &sunxi_usb_phy[index];
 331
 332         if (phy->gpio_id_det < 0)
 333                 return phy->gpio_id_det;
 334
 335         return gpio_get_value(phy->gpio_id_det);
 336 }
 337
 338 int sunxi_usb_phy_probe(void)
 339 {
 340         struct sunxi_ccm_reg *ccm = (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 341         struct sunxi_usb_phy *phy;
 342         int i, ret = 0;
 343
 344         for (i = 0; i < CONFIG_SUNXI_USB_PHYS; i++) {
 345                 phy = &sunxi_usb_phy[i];
 346
 347                 phy->gpio_vbus = get_vbus_gpio(i);
 348                 if (phy->gpio_vbus >= 0) {
 349                         ret = gpio_request(phy->gpio_vbus, "usb_vbus");
 350                         if (ret)
 351                                 return ret;
 352                         ret = gpio_direction_output(phy->gpio_vbus, 0);
 353                         if (ret)
 354                                 return ret;
 355                 }
 356
 357                 phy->gpio_vbus_det = get_vbus_detect_gpio(i);
 358                 if (phy->gpio_vbus_det >= 0) {
 359                         ret = gpio_request(phy->gpio_vbus_det, "usb_vbus_det");
 360                         if (ret)
 361                                 return ret;
 362                         ret = gpio_direction_input(phy->gpio_vbus_det);
 363                         if (ret)
 364                                 return ret;
 365                 }
 366
 367                 phy->gpio_id_det = get_id_detect_gpio(i);
 368                 if (phy->gpio_id_det >= 0) {
 369                         ret = gpio_request(phy->gpio_id_det, "usb_id_det");
 370                         if (ret)
 371                                 return ret;
 372                         ret = gpio_direction_input(phy->gpio_id_det);
 373                         if (ret)
 374                                 return ret;
 375                         sunxi_gpio_set_pull(phy->gpio_id_det,
 376                                             SUNXI_GPIO_PULL_UP);
 377                 }
 378         }
 379
 380         setbits_le32(&ccm->usb_clk_cfg, CCM_USB_CTRL_PHYGATE);
 381
 382         return 0;
 383 }
 384
 385 int sunxi_usb_phy_remove(void)
 386 {
 387         struct sunxi_ccm_reg *ccm = (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 388         struct sunxi_usb_phy *phy;
 389         int i;
 390
 391         clrbits_le32(&ccm->usb_clk_cfg, CCM_USB_CTRL_PHYGATE);
 392
 393         for (i = 0; i < CONFIG_SUNXI_USB_PHYS; i++) {
 394                 phy = &sunxi_usb_phy[i];
 395
 396                 if (phy->gpio_vbus >= 0)
 397                         gpio_free(phy->gpio_vbus);
 398
 399                 if (phy->gpio_vbus_det >= 0)
 400                         gpio_free(phy->gpio_vbus_det);
 401
 402                 if (phy->gpio_id_det >= 0)
 403                         gpio_free(phy->gpio_id_det);
 404         }
 405
 406         return 0;
 407 }