git.sur5r.net Git - u-boot/blob - drivers/usb/host/xhci-zynqmp.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2015 Xilinx, Inc.
   4  *
   5  * Zynq USB HOST xHCI Controller
   6  *
   7  * Author: Siva Durga Prasad Paladugu<sivadur@xilinx.com>
   8  *
   9  * This file was reused from Freescale USB xHCI
  10  */
  11
  12 #include <common.h>
  13 #include <dm.h>
  14 #include <usb.h>
  15 #include <linux/errno.h>
  16 #include <asm/arch-zynqmp/hardware.h>
  17 #include <linux/compat.h>
  18 #include <linux/usb/dwc3.h>
  19 #include "xhci.h"
  20
  21 /* Declare global data pointer */
  22 /* Default to the ZYNQMP XHCI defines */
  23 #define USB3_PWRCTL_CLK_CMD_MASK        0x3FE000
  24 #define USB3_PWRCTL_CLK_FREQ_MASK       0xFFC
  25 #define USB3_PHY_PARTIAL_RX_POWERON     BIT(6)
  26 #define USB3_PHY_RX_POWERON             BIT(14)
  27 #define USB3_PHY_TX_POWERON             BIT(15)
  28 #define USB3_PHY_TX_RX_POWERON  (USB3_PHY_RX_POWERON | USB3_PHY_TX_POWERON)
  29 #define USB3_PWRCTL_CLK_CMD_SHIFT   14
  30 #define USB3_PWRCTL_CLK_FREQ_SHIFT      22
  31
  32 /* USBOTGSS_WRAPPER definitions */
  33 #define USBOTGSS_WRAPRESET      BIT(17)
  34 #define USBOTGSS_DMADISABLE BIT(16)
  35 #define USBOTGSS_STANDBYMODE_NO_STANDBY BIT(4)
  36 #define USBOTGSS_STANDBYMODE_SMRT               BIT(5)
  37 #define USBOTGSS_STANDBYMODE_SMRT_WKUP (0x3 << 4)
  38 #define USBOTGSS_IDLEMODE_NOIDLE BIT(2)
  39 #define USBOTGSS_IDLEMODE_SMRT BIT(3)
  40 #define USBOTGSS_IDLEMODE_SMRT_WKUP (0x3 << 2)
  41
  42 /* USBOTGSS_IRQENABLE_SET_0 bit */
  43 #define USBOTGSS_COREIRQ_EN     BIT(1)
  44
  45 /* USBOTGSS_IRQENABLE_SET_1 bits */
  46 #define USBOTGSS_IRQ_SET_1_IDPULLUP_FALL_EN     BIT(1)
  47 #define USBOTGSS_IRQ_SET_1_DISCHRGVBUS_FALL_EN  BIT(3)
  48 #define USBOTGSS_IRQ_SET_1_CHRGVBUS_FALL_EN     BIT(4)
  49 #define USBOTGSS_IRQ_SET_1_DRVVBUS_FALL_EN      BIT(5)
  50 #define USBOTGSS_IRQ_SET_1_IDPULLUP_RISE_EN     BIT(8)
  51 #define USBOTGSS_IRQ_SET_1_DISCHRGVBUS_RISE_EN  BIT(11)
  52 #define USBOTGSS_IRQ_SET_1_CHRGVBUS_RISE_EN     BIT(12)
  53 #define USBOTGSS_IRQ_SET_1_DRVVBUS_RISE_EN      BIT(13)
  54 #define USBOTGSS_IRQ_SET_1_OEVT_EN              BIT(16)
  55 #define USBOTGSS_IRQ_SET_1_DMADISABLECLR_EN     BIT(17)
  56
  57 struct zynqmp_xhci {
  58 #ifdef CONFIG_DM_USB
  59         struct usb_platdata usb_plat;
  60 #endif
  61         struct xhci_ctrl ctrl;
  62         struct xhci_hccr *hcd;
  63         struct dwc3 *dwc3_reg;
  64 };
  65
  66 #ifdef CONFIG_DM_USB
  67 struct zynqmp_xhci_platdata {
  68         fdt_addr_t hcd_base;
  69 };
  70 #else
  71 static struct zynqmp_xhci zynqmp_xhci;
  72
  73 unsigned long ctr_addr[] = CONFIG_ZYNQMP_XHCI_LIST;
  74 #endif
  75
  76 static int zynqmp_xhci_core_init(struct zynqmp_xhci *zynqmp_xhci)
  77 {
  78         int ret = 0;
  79
  80         ret = dwc3_core_init(zynqmp_xhci->dwc3_reg);
  81         if (ret) {
  82                 debug("%s:failed to initialize core\n", __func__);
  83                 return ret;
  84         }
  85
  86         /* We are hard-coding DWC3 core to Host Mode */
  87         dwc3_set_mode(zynqmp_xhci->dwc3_reg, DWC3_GCTL_PRTCAP_HOST);
  88
  89         return ret;
  90 }
  91
  92 #ifndef CONFIG_DM_USB
  93 int xhci_hcd_init(int index, struct xhci_hccr **hccr, struct xhci_hcor **hcor)
  94 {
  95         struct zynqmp_xhci *ctx = &zynqmp_xhci;
  96         int ret = 0;
  97         uint32_t hclen;
  98
  99         if (index < 0 || index >= ARRAY_SIZE(ctr_addr))
 100                 return -EINVAL;
 101
 102         ctx->hcd = (struct xhci_hccr *)ctr_addr[index];
 103         ctx->dwc3_reg = (struct dwc3 *)((void *)ctx->hcd + DWC3_REG_OFFSET);
 104
 105         ret = board_usb_init(index, USB_INIT_HOST);
 106         if (ret != 0) {
 107                 puts("Failed to initialize board for USB\n");
 108                 return ret;
 109         }
 110
 111         ret = zynqmp_xhci_core_init(ctx);
 112         if (ret < 0) {
 113                 puts("Failed to initialize xhci\n");
 114                 return ret;
 115         }
 116
 117         *hccr = (struct xhci_hccr *)ctx->hcd;
 118         hclen = HC_LENGTH(xhci_readl(&(*hccr)->cr_capbase));
 119         *hcor = (struct xhci_hcor *)((uintptr_t) *hccr + hclen);
 120
 121         debug("zynqmp-xhci: init hccr %p and hcor %p hc_length %d\n",
 122               *hccr, *hcor, hclen);
 123
 124         return ret;
 125 }
 126 #endif
 127
 128 void xhci_hcd_stop(int index)
 129 {
 130         /*
 131          * Currently zynqmp socs do not support PHY shutdown from
 132          * sw. But this support may be added in future socs.
 133          */
 134
 135         return;
 136 }
 137
 138 #ifdef CONFIG_DM_USB
 139 static int xhci_usb_probe(struct udevice *dev)
 140 {
 141         struct zynqmp_xhci_platdata *plat = dev_get_platdata(dev);
 142         struct zynqmp_xhci *ctx = dev_get_priv(dev);
 143         struct xhci_hcor *hcor;
 144         int ret;
 145
 146         ctx->hcd = (struct xhci_hccr *)plat->hcd_base;
 147         ctx->dwc3_reg = (struct dwc3 *)((char *)(ctx->hcd) + DWC3_REG_OFFSET);
 148
 149         ret = zynqmp_xhci_core_init(ctx);
 150         if (ret) {
 151                 puts("XHCI: failed to initialize controller\n");
 152                 return -EINVAL;
 153         }
 154
 155         hcor = (struct xhci_hcor *)((ulong)ctx->hcd +
 156                                   HC_LENGTH(xhci_readl(&ctx->hcd->cr_capbase)));
 157
 158         return xhci_register(dev, ctx->hcd, hcor);
 159 }
 160
 161 static int xhci_usb_remove(struct udevice *dev)
 162 {
 163         return xhci_deregister(dev);
 164 }
 165
 166 static int xhci_usb_ofdata_to_platdata(struct udevice *dev)
 167 {
 168         struct zynqmp_xhci_platdata *plat = dev_get_platdata(dev);
 169         const void *blob = gd->fdt_blob;
 170
 171         /* Get the base address for XHCI controller from the device node */
 172         plat->hcd_base = fdtdec_get_addr(blob, dev_of_offset(dev), "reg");
 173         if (plat->hcd_base == FDT_ADDR_T_NONE) {
 174                 debug("Can't get the XHCI register base address\n");
 175                 return -ENXIO;
 176         }
 177
 178         return 0;
 179 }
 180
 181 U_BOOT_DRIVER(dwc3_generic_host) = {
 182         .name = "dwc3-generic-host",
 183         .id = UCLASS_USB,
 184         .ofdata_to_platdata = xhci_usb_ofdata_to_platdata,
 185         .probe = xhci_usb_probe,
 186         .remove = xhci_usb_remove,
 187         .ops = &xhci_usb_ops,
 188         .platdata_auto_alloc_size = sizeof(struct zynqmp_xhci_platdata),
 189         .priv_auto_alloc_size = sizeof(struct zynqmp_xhci),
 190         .flags = DM_FLAG_ALLOC_PRIV_DMA,
 191 };
 192 #endif