git.sur5r.net Git - cc65/blob - asminc/c128.inc

   1 ;
   2 ; C128 generic definitions. Stolen from Elite128
   3 ;
   4
   5
   6 ; ---------------------------------------------------------------------------
   7 ; Zero page, Commodore stuff
   8
   9 TXTPTR          := $3D          ; Pointer into BASIC source code
  10 TIME            := $A0          ; 60HZ clock
  11 FNAM_LEN        := $B7          ; Length of filename
  12 SECADR          := $B9          ; Secondary address
  13 DEVNUM          := $BA          ; Device number
  14 FNAM            := $BB          ; Address of filename
  15 FNAM_BANK       := $C7          ; Bank for filename
  16 KEY_COUNT       := $D0          ; Number of keys in input buffer
  17 FKEY_COUNT      := $D1          ; Characters for function key
  18 MODE            := $D7          ; 40-/80-column mode (bit 7: 80 columns)
  19 CURS_X          := $EC          ; Cursor column
  20 CURS_Y          := $EB          ; Cursor row
  21 SCREEN_PTR      := $E0          ; Pointer to current char in text screen
  22 CRAM_PTR        := $E2          ; Pointer to current char in color RAM
  23
  24 CHARCOLOR       := $F1
  25 RVS             := $F3          ; Reverse output flag
  26 SCROLL          := $F8          ; Disable scrolling flag
  27
  28 BASIC_BUF       := $200         ; Location of command-line
  29 BASIC_BUF_LEN   = 162           ; Maximum length of command-line
  30
  31 FETCH           := $2A2         ; Fetch subroutine in RAM
  32 FETVEC          := $2AA         ; Vector patch location for FETCH
  33 STASH           := $2AF         ; Stash routine in RAM
  34 STAVEC          := $2B9         ; Vector patch location for STASH
  35 IRQInd          := $2FD         ; JMP $0000 -- used as indirect IRQ vector
  36 PALFLAG         := $A03         ; $FF=PAL, $00=NTSC
  37 INIT_STATUS     := $A04         ; Flags: Reset/Restore initiation status
  38 FKEY_LEN        := $1000        ; Function key lengths
  39 FKEY_TEXT       := $100A        ; Function key texts
  40
  41 KBDREPEAT       := $28a
  42 KBDREPEATRATE   := $28b
  43 KBDREPEATDELAY  := $28c
  44
  45 ; ---------------------------------------------------------------------------
  46 ; Kernal routines
  47
  48 ; Direct entries
  49 CURS_SET        := $CD57
  50 CURS_ON         := $CD6F
  51 CURS_OFF        := $CD9F
  52 CLRSCR          := $C142
  53 KBDREAD         := $C006
  54 NEWLINE         := $C363
  55 PRINT           := $C322
  56 NMIEXIT         := $FF33
  57 INDFET          := $FF74
  58
  59 ; ---------------------------------------------------------------------------
  60 ; Vectors
  61
  62 IRQVec          := $0314
  63 BRKVec          := $0316
  64 NMIVec          := $0318
  65 KeyStoreVec     := $033C
  66
  67 ; ---------------------------------------------------------------------------
  68 ; I/O: VIC
  69
  70 VIC             := $D000
  71 VIC_SPR0_X      := $D000
  72 VIC_SPR0_Y      := $D001
  73 VIC_SPR1_X      := $D002
  74 VIC_SPR1_Y      := $D003
  75 VIC_SPR2_X      := $D004
  76 VIC_SPR2_Y      := $D005
  77 VIC_SPR3_X      := $D006
  78 VIC_SPR3_Y      := $D007
  79 VIC_SPR4_X      := $D008
  80 VIC_SPR4_Y      := $D009
  81 VIC_SPR5_X      := $D00A
  82 VIC_SPR5_Y      := $D00B
  83 VIC_SPR6_X      := $D00C
  84 VIC_SPR6_Y      := $D00D
  85 VIC_SPR7_X      := $D00E
  86 VIC_SPR7_Y      := $D00F
  87 VIC_SPR_HI_X    := $D010
  88 VIC_SPR_ENA     := $D015
  89 VIC_SPR_EXP_Y   := $D017
  90 VIC_SPR_EXP_X   := $D01D
  91 VIC_SPR_MCOLOR  := $D01C
  92 VIC_SPR_BG_PRIO := $D01B
  93
  94 VIC_SPR_MCOLOR0 := $D025
  95 VIC_SPR_MCOLOR1 := $D026
  96
  97 VIC_SPR0_COLOR  := $D027
  98 VIC_SPR1_COLOR  := $D028
  99 VIC_SPR2_COLOR  := $D029
 100 VIC_SPR3_COLOR  := $D02A
 101 VIC_SPR4_COLOR  := $D02B
 102 VIC_SPR5_COLOR  := $D02C
 103 VIC_SPR6_COLOR  := $D02D
 104 VIC_SPR7_COLOR  := $D02E
 105
 106 VIC_CTRL1       := $D011
 107 VIC_CTRL2       := $D016
 108
 109 VIC_HLINE       := $D012
 110
 111 VIC_LPEN_X      := $D013
 112 VIC_LPEN_Y      := $D014
 113
 114 VIC_VIDEO_ADR   := $D018
 115
 116 VIC_IRR         := $D019        ; Interrupt request register
 117 VIC_IMR         := $D01A        ; Interrupt mask register
 118
 119 VIC_BORDERCOLOR := $D020
 120 VIC_BG_COLOR0   := $D021
 121 VIC_BG_COLOR1   := $D022
 122 VIC_BG_COLOR2   := $D023
 123 VIC_BG_COLOR3   := $D024
 124
 125 ; 128 stuff:
 126 VIC_KBD_128     := $D02F        ; Extended kbd bits (visible in 64 mode)
 127 VIC_CLK_128     := $D030        ; Clock rate register (visible in 64 mode)
 128
 129
 130 ; ---------------------------------------------------------------------------
 131 ; I/O: SID
 132
 133 SID             := $D400
 134 SID_S1Lo        := $D400
 135 SID_S1Hi        := $D401
 136 SID_PB1Lo       := $D402
 137 SID_PB1Hi       := $D403
 138 SID_Ctl1        := $D404
 139 SID_AD1         := $D405
 140 SID_SUR1        := $D406
 141
 142 SID_S2Lo        := $D407
 143 SID_S2Hi        := $D408
 144 SID_PB2Lo       := $D409
 145 SID_PB2Hi       := $D40A
 146 SID_Ctl2        := $D40B
 147 SID_AD2         := $D40C
 148 SID_SUR2        := $D40D
 149
 150 SID_S3Lo        := $D40E
 151 SID_S3Hi        := $D40F
 152 SID_PB3Lo       := $D410
 153 SID_PB3Hi       := $D411
 154 SID_Ctl3        := $D412
 155 SID_AD3         := $D413
 156 SID_SUR3        := $D414
 157
 158 SID_FltLo       := $D415
 159 SID_FltHi       := $D416
 160 SID_FltCtl      := $D417
 161 SID_Amp         := $D418
 162 SID_ADConv1     := $D419
 163 SID_ADConv2     := $D41A
 164 SID_Noise       := $D41B
 165 SID_Read3       := $D41C
 166
 167 ; ---------------------------------------------------------------------------
 168 ; I/O: VDC (128 only)
 169
 170 VDC_INDEX       := $D600        ; register address port
 171 VDC_DATA        := $D601        ; data port
 172
 173 ; Registers
 174 VDC_DATA_HI     = 18            ; video RAM address (big endian)
 175 VDC_DATA_LO     = 19
 176 VDC_CSET        = 28
 177 VDC_RAM_RW      = 31            ; RAM port
 178
 179 ; ---------------------------------------------------------------------------
 180 ; I/O: Complex Interface Adapters
 181
 182 CIA1            := $DC00
 183 CIA1_PRA        := $DC00        ; Port A
 184 CIA1_PRB        := $DC01        ; Port B
 185 CIA1_DDRA       := $DC02        ; Data direction register for port A
 186 CIA1_DDRB       := $DC03        ; Data direction register for port B
 187 CIA1_TA         := $DC04        ; 16-bit timer A
 188 CIA1_TB         := $DC06        ; 16-bit timer B
 189 CIA1_TOD10      := $DC08        ; Time-of-day tenths of a second
 190 CIA1_TODSEC     := $DC09        ; Time-of-day seconds
 191 CIA1_TODMIN     := $DC0A        ; Time-of-day minutes
 192 CIA1_TODHR      := $DC0B        ; Time-of-day hours
 193 CIA1_SDR        := $DC0C        ; Serial data register
 194 CIA1_ICR        := $DC0D        ; Interrupt control register
 195 CIA1_CRA        := $DC0E        ; Control register for timer A
 196 CIA1_CRB        := $DC0F        ; Control register for timer B
 197
 198 CIA2            := $DD00
 199 CIA2_PRA        := $DD00
 200 CIA2_PRB        := $DD01
 201 CIA2_DDRA       := $DD02
 202 CIA2_DDRB       := $DD03
 203 CIA2_TA         := $DD04
 204 CIA2_TB         := $DD06
 205 CIA2_TOD10      := $DD08
 206 CIA2_TODSEC     := $DD09
 207 CIA2_TODMIN     := $DD0A
 208 CIA2_TODHR      := $DD0B
 209 CIA2_SDR        := $DD0C
 210 CIA2_ICR        := $DD0D
 211 CIA2_CRA        := $DD0E
 212 CIA2_CRB        := $DD0F
 213
 214 ; ---------------------------------------------------------------------------
 215 ; I/O: MMU
 216
 217 MMU_CR          := $FF00
 218 MMU_CFG_CC65    := %00001110    ; Bank 0 with kernal ROM
 219 MMU_CFG_RAM0    := %00111111    ; Bank 0 full RAM
 220 MMU_CFG_RAM1    := %01111111    ; Bank 1 full RAM
 221 MMU_CFG_RAM2    := %10111111    ; Bank 2 full RAM
 222 MMU_CFG_RAM3    := %11111111    ; Bank 3 full RAM
 223 MMU_CFG_IFROM   := %01010111    ; Bank 1 with Internal Function RAM/ROM
 224 MMU_CFG_EFROM   := %01101011    ; Bank 1 with External Function RAM/ROM
 225
 226 ; ---------------------------------------------------------------------------
 227 ; Super CPU
 228
 229 SCPU_VIC_Bank1  := $D075
 230 SCPU_Slow       := $D07A
 231 SCPU_Fast       := $D07B
 232 SCPU_EnableRegs := $D07E
 233 SCPU_DisableRegs:= $D07F
 234 SCPU_Detect     := $D0BC