git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_M23_Nuvoton_NuMaker_PFM_M2351_IAR_GCC/Nuvoton_Code/StdDriver/inc/i2s.h

   1 /****************************************************************************//**\r
   2  * @file     i2s.h\r
   3  * @version  V3.00\r
   4  * @brief    M2351 series I2S driver header file\r
   5  *\r
   6  * @copyright (C) 2016 Nuvoton Technology Corp. All rights reserved.\r
   7 *****************************************************************************/\r
   8 #ifndef __I2S_H__\r
   9 #define __I2S_H__\r
  10 \r
  11 #ifdef __cplusplus\r
  12 extern "C"\r
  13 {\r
  14 #endif\r
  15 \r
  16 \r
  17 /** @addtogroup Standard_Driver Standard Driver\r
  18   @{\r
  19 */\r
  20 \r
  21 /** @addtogroup I2S_Driver I2S Driver\r
  22   @{\r
  23 */\r
  24 \r
  25 /** @addtogroup I2S_EXPORTED_CONSTANTS I2S Exported Constants\r
  26   @{\r
  27 */\r
  28 #define I2S_DATABIT_8           (0UL << I2S_CTL0_DATWIDTH_Pos)       /*!< I2S data width is 8-bit  \hideinitializer */\r
  29 #define I2S_DATABIT_16          (1UL << I2S_CTL0_DATWIDTH_Pos)       /*!< I2S data width is 16-bit  \hideinitializer */\r
  30 #define I2S_DATABIT_24          (2UL << I2S_CTL0_DATWIDTH_Pos)       /*!< I2S data width is 24-bit  \hideinitializer */\r
  31 #define I2S_DATABIT_32          (3UL << I2S_CTL0_DATWIDTH_Pos)       /*!< I2S data width is 32-bit  \hideinitializer */\r
  32 \r
  33 /* Audio Format */\r
  34 #define I2S_ENABLE_MONO         I2S_CTL0_MONO_Msk                    /*!< Mono channel  \hideinitializer */\r
  35 #define I2S_DISABLE_MONO        (0UL)                                /*!< Stereo channel  \hideinitializer */\r
  36 #define I2S_MONO                I2S_ENABLE_MONO\r
  37 #define I2S_STEREO              I2S_DISABLE_MONO\r
  38 \r
  39 \r
  40 /* I2S Data Format */\r
  41 #define I2S_FORMAT_I2S          (0UL << I2S_CTL0_FORMAT_Pos)         /*!< I2S data format  \hideinitializer */\r
  42 #define I2S_FORMAT_I2S_MSB      (1UL << I2S_CTL0_FORMAT_Pos)         /*!< I2S MSB data format  \hideinitializer */\r
  43 #define I2S_FORMAT_I2S_LSB      (2UL << I2S_CTL0_FORMAT_Pos)         /*!< I2S LSB data format  \hideinitializer */\r
  44 #define I2S_FORMAT_PCM          (4UL << I2S_CTL0_FORMAT_Pos)         /*!< PCM data format  \hideinitializer */\r
  45 #define I2S_FORMAT_PCM_MSB      (5UL << I2S_CTL0_FORMAT_Pos)         /*!< PCM MSB data format  \hideinitializer */\r
  46 #define I2S_FORMAT_PCM_LSB      (6UL << I2S_CTL0_FORMAT_Pos)         /*!< PCM LSB data format  \hideinitializer */\r
  47 \r
  48 /* I2S Data Format */\r
  49 #define I2S_ORDER_AT_MSB        0UL                                  /*!< Channel data is at MSB  \hideinitializer */\r
  50 #define I2S_ORDER_AT_LSB        I2S_CTL0_ORDER_Msk                   /*!< Channel data is at LSB  \hideinitializer */\r
  51 \r
  52 /* I2S TDM Channel Number */\r
  53 #define I2S_TDM_2CH             0UL                                  /*!< Use TDM 2 channel  \hideinitializer */\r
  54 #define I2S_TDM_4CH             1UL                                  /*!< Use TDM 4 channel  \hideinitializer */\r
  55 #define I2S_TDM_6CH             2UL                                  /*!< Use TDM 6 channel  \hideinitializer */\r
  56 #define I2S_TDM_8CH             3UL                                  /*!< Use TDM 8 channel  \hideinitializer */\r
  57 \r
  58 /* I2S TDM Channel Width */\r
  59 #define I2S_TDM_WIDTH_8BIT      0UL                                  /*!< TDM channel witch is 8-bit  \hideinitializer */\r
  60 #define I2S_TDM_WIDTH_16BIT     1UL                                  /*!< TDM channel witch is 16-bit  \hideinitializer */\r
  61 #define I2S_TDM_WIDTH_24BIT     2UL                                  /*!< TDM channel witch is 24-bit  \hideinitializer */\r
  62 #define I2S_TDM_WIDTH_32BIT     3UL                                  /*!< TDM channel witch is 32-bit  \hideinitializer */\r
  63 \r
  64 /* I2S TDM Sync Width */\r
  65 #define I2S_TDM_SYNC_ONE_BCLK       0UL                              /*!< TDM sync widht is one BLCK period  \hideinitializer */\r
  66 #define I2S_TDM_SYNC_ONE_CHANNEL    1UL                              /*!< TDM sync widht is one channel period  \hideinitializer */\r
  67 \r
  68 /* I2S Operation mode */\r
  69 #define I2S_MODE_SLAVE          I2S_CTL0_SLAVE_Msk                   /*!< As slave mode  \hideinitializer */\r
  70 #define I2S_MODE_MASTER         0UL                                  /*!< As master mode  \hideinitializer */\r
  71 \r
  72 /* I2S FIFO Threshold */\r
  73 #define I2S_FIFO_TX_LEVEL_WORD_0    0UL                              /*!< TX threshold is 0 word  \hideinitializer */\r
  74 #define I2S_FIFO_TX_LEVEL_WORD_1    (1UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 1 word  \hideinitializer */\r
  75 #define I2S_FIFO_TX_LEVEL_WORD_2    (2UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 2 words  \hideinitializer */\r
  76 #define I2S_FIFO_TX_LEVEL_WORD_3    (3UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 3 words  \hideinitializer */\r
  77 #define I2S_FIFO_TX_LEVEL_WORD_4    (4UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 4 words  \hideinitializer */\r
  78 #define I2S_FIFO_TX_LEVEL_WORD_5    (5UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 5 words  \hideinitializer */\r
  79 #define I2S_FIFO_TX_LEVEL_WORD_6    (6UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 6 words  \hideinitializer */\r
  80 #define I2S_FIFO_TX_LEVEL_WORD_7    (7UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 7 words  \hideinitializer */\r
  81 #define I2S_FIFO_TX_LEVEL_WORD_8    (8UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 8 words  \hideinitializer */\r
  82 #define I2S_FIFO_TX_LEVEL_WORD_9    (9UL << I2S_CTL1_TXTH_Pos)       /*!< TX threshold is 9 words  \hideinitializer */\r
  83 #define I2S_FIFO_TX_LEVEL_WORD_10   (10UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 10 words  \hideinitializer */\r
  84 #define I2S_FIFO_TX_LEVEL_WORD_11   (11UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 11 words  \hideinitializer */\r
  85 #define I2S_FIFO_TX_LEVEL_WORD_12   (12UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 12 words  \hideinitializer */\r
  86 #define I2S_FIFO_TX_LEVEL_WORD_13   (13UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 13 words  \hideinitializer */\r
  87 #define I2S_FIFO_TX_LEVEL_WORD_14   (14UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 14 words  \hideinitializer */\r
  88 #define I2S_FIFO_TX_LEVEL_WORD_15   (15UL << I2S_CTL1_TXTH_Pos)      /*!< TX threshold is 15 words  \hideinitializer */\r
  89 \r
  90 #define I2S_FIFO_RX_LEVEL_WORD_1    0UL                              /*!< RX threshold is 1 word  \hideinitializer */\r
  91 #define I2S_FIFO_RX_LEVEL_WORD_2    (1UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 2 words  \hideinitializer */\r
  92 #define I2S_FIFO_RX_LEVEL_WORD_3    (2UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 3 words  \hideinitializer */\r
  93 #define I2S_FIFO_RX_LEVEL_WORD_4    (3UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 4 words  \hideinitializer */\r
  94 #define I2S_FIFO_RX_LEVEL_WORD_5    (4UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 5 words  \hideinitializer */\r
  95 #define I2S_FIFO_RX_LEVEL_WORD_6    (5UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 6 words  \hideinitializer */\r
  96 #define I2S_FIFO_RX_LEVEL_WORD_7    (6UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 7 words  \hideinitializer */\r
  97 #define I2S_FIFO_RX_LEVEL_WORD_8    (7UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 8 words  \hideinitializer */\r
  98 #define I2S_FIFO_RX_LEVEL_WORD_9    (8UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 9 words  \hideinitializer */\r
  99 #define I2S_FIFO_RX_LEVEL_WORD_10   (9UL << I2S_CTL1_RXTH_Pos)       /*!< RX threshold is 10 words  \hideinitializer */\r
 100 #define I2S_FIFO_RX_LEVEL_WORD_11   (10UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 11 words  \hideinitializer */\r
 101 #define I2S_FIFO_RX_LEVEL_WORD_12   (11UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 12 words  \hideinitializer */\r
 102 #define I2S_FIFO_RX_LEVEL_WORD_13   (12UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 13 words  \hideinitializer */\r
 103 #define I2S_FIFO_RX_LEVEL_WORD_14   (13UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 14 words  \hideinitializer */\r
 104 #define I2S_FIFO_RX_LEVEL_WORD_15   (14UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 15 words  \hideinitializer */\r
 105 #define I2S_FIFO_RX_LEVEL_WORD_16   (15UL << I2S_CTL1_RXTH_Pos)      /*!< RX threshold is 16 words  \hideinitializer */\r
 106 \r
 107 /* I2S Record Channel */\r
 108 #define I2S_MONO_RIGHT          0UL                                  /*!< Record mono right channel  \hideinitializer */\r
 109 #define I2S_MONO_LEFT           I2S_CTL0_RXLCH_Msk                   /*!< Record mono left channel  \hideinitializer */\r
 110 \r
 111 /* I2S Channel */\r
 112 #define I2S_RIGHT               0UL                                  /*!< Select right channel  \hideinitializer */\r
 113 #define I2S_LEFT                1UL                                  /*!< Select left channel  \hideinitializer */\r
 114 \r
 115 /*@}*/ /* end of group I2S_EXPORTED_CONSTANTS */\r
 116 \r
 117 /** @addtogroup I2S_EXPORTED_FUNCTIONS I2S Exported Functions\r
 118   @{\r
 119 */\r
 120 /*---------------------------------------------------------------------------------------------------------*/\r
 121 /* inline functions                                                                                        */\r
 122 /*---------------------------------------------------------------------------------------------------------*/\r
 123 \r
 124 /* Declare these inline functions here to avoid MISRA C 2004 rule 8.1 error */\r
 125 __STATIC_INLINE void I2S_ENABLE_TX_ZCD(I2S_T *i2s, uint32_t u32ChMask);\r
 126 __STATIC_INLINE void I2S_DISABLE_TX_ZCD(I2S_T *i2s, uint32_t u32ChMask);\r
 127 __STATIC_INLINE void I2S_SET_MONO_RX_CHANNEL(I2S_T *i2s, uint32_t u32Ch);\r
 128 \r
 129 /**\r
 130   * @brief  Enable zero cross detect function.\r
 131   * @param[in] i2s is the base address of I2S module.\r
 132   * @param[in] u32ChMask is the mask for channel number (valid value is from (1~8).\r
 133   * @return none\r
 134   * \hideinitializer\r
 135   */\r
 136 __STATIC_INLINE void I2S_ENABLE_TX_ZCD(I2S_T *i2s, uint32_t u32ChMask)\r
 137 {\r
 138     if((u32ChMask > 0UL) && (u32ChMask < 9UL))\r
 139     {\r
 140         i2s->CTL1 |= (1UL << (u32ChMask - 1UL));\r
 141     }\r
 142 }\r
 143 \r
 144 /**\r
 145   * @brief  Disable zero cross detect function.\r
 146   * @param[in] i2s is the base address of I2S module.\r
 147   * @param[in] u32ChMask is the mask for channel number (valid value is from (1~8).\r
 148   * @return none\r
 149   * \hideinitializer\r
 150   */\r
 151 __STATIC_INLINE void I2S_DISABLE_TX_ZCD(I2S_T *i2s, uint32_t u32ChMask)\r
 152 {\r
 153     if((u32ChMask > 0UL) && (u32ChMask < 9UL))\r
 154     {\r
 155         i2s->CTL1 &= ~(1UL << (u32ChMask - 1UL));\r
 156     }\r
 157 }\r
 158 \r
 159 /**\r
 160   * @brief  Enable I2S Tx DMA function. I2S requests DMA to transfer data to Tx FIFO.\r
 161   * @param[in] i2s is the base address of I2S module.\r
 162   * @return none\r
 163   * \hideinitializer\r
 164   */\r
 165 #define I2S_ENABLE_TXDMA(i2s)  ( (i2s)->CTL0 |= I2S_CTL0_TXPDMAEN_Msk )\r
 166 \r
 167 /**\r
 168   * @brief  Disable I2S Tx DMA function. I2S requests DMA to transfer data to Tx FIFO.\r
 169   * @param[in] i2s is the base address of I2S module.\r
 170   * @return none\r
 171   * \hideinitializer\r
 172   */\r
 173 #define I2S_DISABLE_TXDMA(i2s) ( (i2s)->CTL0 &= ~I2S_CTL0_TXPDMAEN_Msk )\r
 174 \r
 175 /**\r
 176   * @brief  Enable I2S Rx DMA function. I2S requests DMA to transfer data from Rx FIFO.\r
 177   * @param[in] i2s is the base address of I2S module.\r
 178   * @return none\r
 179   * \hideinitializer\r
 180   */\r
 181 #define I2S_ENABLE_RXDMA(i2s) ( (i2s)->CTL0 |= I2S_CTL0_RXPDMAEN_Msk )\r
 182 \r
 183 /**\r
 184   * @brief  Disable I2S Rx DMA function. I2S requests DMA to transfer data from Rx FIFO.\r
 185   * @param[in] i2s is the base address of I2S module.\r
 186   * @return none\r
 187   * \hideinitializer\r
 188   */\r
 189 #define I2S_DISABLE_RXDMA(i2s) ( (i2s)->CTL0 &= ~I2S_CTL0_RXPDMAEN_Msk )\r
 190 \r
 191 /**\r
 192   * @brief  Enable I2S Tx function .\r
 193   * @param[in] i2s is the base address of I2S module.\r
 194   * @return none\r
 195   * \hideinitializer\r
 196   */\r
 197 #define I2S_ENABLE_TX(i2s) ( (i2s)->CTL0 |= I2S_CTL0_TXEN_Msk )\r
 198 \r
 199 /**\r
 200   * @brief  Disable I2S Tx function .\r
 201   * @param[in] i2s is the base address of I2S module.\r
 202   * @return none\r
 203   * \hideinitializer\r
 204   */\r
 205 #define I2S_DISABLE_TX(i2s) ( (i2s)->CTL0 &= ~I2S_CTL0_TXEN_Msk )\r
 206 \r
 207 /**\r
 208   * @brief  Enable I2S Rx function .\r
 209   * @param[in] i2s is the base address of I2S module.\r
 210   * @return none\r
 211   * \hideinitializer\r
 212   */\r
 213 #define I2S_ENABLE_RX(i2s) ( (i2s)->CTL0 |= I2S_CTL0_RXEN_Msk )\r
 214 \r
 215 /**\r
 216   * @brief  Disable I2S Rx function .\r
 217   * @param[in] i2s is the base address of I2S module.\r
 218   * @return none\r
 219   * \hideinitializer\r
 220   */\r
 221 #define I2S_DISABLE_RX(i2s) ( (i2s)->CTL0 &= ~I2S_CTL0_RXEN_Msk )\r
 222 \r
 223 /**\r
 224   * @brief  Enable Tx Mute function .\r
 225   * @param[in] i2s is the base address of I2S module.\r
 226   * @return none\r
 227   * \hideinitializer\r
 228   */\r
 229 #define I2S_ENABLE_TX_MUTE(i2s)  ( (i2s)->CTL0 |= I2S_CTL0_MUTE_Msk )\r
 230 \r
 231 /**\r
 232   * @brief  Disable Tx Mute function .\r
 233   * @param[in] i2s is the base address of I2S module.\r
 234   * @return none\r
 235   * \hideinitializer\r
 236   */\r
 237 #define I2S_DISABLE_TX_MUTE(i2s) ( (i2s)->CTL0 &= ~I2S_CTL0_MUTE_Msk )\r
 238 \r
 239 /**\r
 240   * @brief  Clear Tx FIFO. Internal pointer is reset to FIFO start point.\r
 241   * @param[in] i2s is the base address of I2S module.\r
 242   * @return none\r
 243   * \hideinitializer\r
 244   */\r
 245 #define I2S_CLR_TX_FIFO(i2s) ( (i2s)->CTL0 |= I2S_CTL0_TXFBCLR_Msk )\r
 246 \r
 247 /**\r
 248   * @brief  Clear Rx FIFO. Internal pointer is reset to FIFO start point.\r
 249   * @param[in] i2s is the base address of I2S module.\r
 250   * @return none\r
 251   * \hideinitializer\r
 252   */\r
 253 #define I2S_CLR_RX_FIFO(i2s) ( (i2s)->CTL0 |= I2S_CTL0_RXFBCLR_Msk )\r
 254 \r
 255 /**\r
 256   * @brief  This function sets the recording source channel when mono mode is used.\r
 257   * @param[in] i2s is the base address of I2S module.\r
 258   * @param[in] u32Ch left or right channel. Valid values are:\r
 259   *                - \ref I2S_MONO_LEFT\r
 260   *                - \ref I2S_MONO_RIGHT\r
 261   * @return none\r
 262   * \hideinitializer\r
 263   */\r
 264 __STATIC_INLINE void I2S_SET_MONO_RX_CHANNEL(I2S_T *i2s, uint32_t u32Ch)\r
 265 {\r
 266     u32Ch == I2S_MONO_LEFT ?\r
 267     (i2s->CTL0 |= I2S_CTL0_RXLCH_Msk) :\r
 268     (i2s->CTL0 &= ~I2S_CTL0_RXLCH_Msk);\r
 269 }\r
 270 \r
 271 /**\r
 272   * @brief  Write data to I2S Tx FIFO.\r
 273   * @param[in] i2s is the base address of I2S module.\r
 274   * @param[in] u32Data: The data written to FIFO.\r
 275   * @return none\r
 276   * \hideinitializer\r
 277   */\r
 278 #define I2S_WRITE_TX_FIFO(i2s, u32Data)  ( (i2s)->TXFIFO = (u32Data) )\r
 279 \r
 280 /**\r
 281   * @brief  Read Rx FIFO.\r
 282   * @param[in] i2s is the base address of I2S module.\r
 283   * @return Data in Rx FIFO.\r
 284   * \hideinitializer\r
 285   */\r
 286 #define I2S_READ_RX_FIFO(i2s) ( (i2s)->RXFIFO )\r
 287 \r
 288 /**\r
 289   * @brief  This function gets the interrupt flag according to the mask parameter.\r
 290   * @param[in] i2s is the base address of I2S module.\r
 291   * @param[in] u32Mask is the mask for the all interrupt flags.\r
 292   * @return The masked bit value of interrupt flag.\r
 293   * \hideinitializer\r
 294   */\r
 295 #define I2S_GET_INT_FLAG(i2s, u32Mask) ( (i2s)->STATUS0 & (u32Mask) )\r
 296 \r
 297 /**\r
 298   * @brief  This function clears the interrupt flag according to the mask parameter.\r
 299   * @param[in] i2s is the base address of I2S module.\r
 300   * @param[in] u32Mask is the mask for the all interrupt flags.\r
 301   * @return none\r
 302   * \hideinitializer\r
 303   */\r
 304 #define I2S_CLR_INT_FLAG(i2s, u32Mask) ( (i2s)->STATUS0 |= (u32Mask) )\r
 305 \r
 306 /**\r
 307   * @brief  This function gets the zero crossing interrupt flag according to the mask parameter.\r
 308   * @param[in] i2s is the base address of I2S module.\r
 309   * @param[in] u32Mask is the mask for the all interrupt flags.\r
 310   * @return The masked bit value of interrupt flag.\r
 311   * \hideinitializer\r
 312   */\r
 313 #define I2S_GET_ZC_INT_FLAG(i2s, u32Mask) ( (i2s)->STATUS1 & (u32Mask) )\r
 314 \r
 315 /**\r
 316   * @brief  This function clears the zero crossing interrupt flag according to the mask parameter.\r
 317   * @param[in] i2s is the base address of I2S module.\r
 318   * @param[in] u32Mask is the mask for the all interrupt flags.\r
 319   * @return none\r
 320   * \hideinitializer\r
 321   */\r
 322 #define I2S_CLR_ZC_INT_FLAG(i2s, u32Mask) ( (i2s)->STATUS1 |= (u32Mask) )\r
 323 \r
 324 /**\r
 325   * @brief  Get transmit FIFO level\r
 326   * @param[in] i2s is the base address of I2S module.\r
 327   * @return FIFO level\r
 328   * \hideinitializer\r
 329   */\r
 330 #define I2S_GET_TX_FIFO_LEVEL(i2s) ( (((i2s)->STATUS1 & I2S_STATUS1_TXCNT_Msk) >> I2S_STATUS1_TXCNT_Pos) & 0xF )\r
 331 \r
 332 /**\r
 333   * @brief  Get receive FIFO level\r
 334   * @param[in] i2s is the base address of I2S module.\r
 335   * @return FIFO level\r
 336   * \hideinitializer\r
 337   */\r
 338 #define I2S_GET_RX_FIFO_LEVEL(i2s) ( (((i2s)->STATUS1 & I2S_STATUS1_RXCNT_Msk) >> I2S_STATUS1_RXCNT_Pos) & 0xF )\r
 339 \r
 340 uint32_t I2S_Open(I2S_T *i2s, uint32_t u32MasterSlave, uint32_t u32SampleRate, uint32_t u32WordWidth, uint32_t u32MonoData, uint32_t u32DataFormat);\r
 341 void I2S_Close(I2S_T *i2s);\r
 342 void I2S_EnableInt(I2S_T *i2s, uint32_t u32Mask);\r
 343 void I2S_DisableInt(I2S_T *i2s, uint32_t u32Mask);\r
 344 uint32_t I2S_EnableMCLK(I2S_T *i2s, uint32_t u32BusClock);\r
 345 void I2S_DisableMCLK(I2S_T *i2s);\r
 346 void I2S_SetFIFO(I2S_T *i2s, uint32_t u32TxThreshold, uint32_t u32RxThreshold);\r
 347 void I2S_ConfigureTDM(I2S_T *i2s, uint32_t u32ChannelWidth, uint32_t u32ChannelNum, uint32_t u32SyncWidth);\r
 348 \r
 349 /*@}*/ /* end of group I2S_EXPORTED_FUNCTIONS */\r
 350 \r
 351 \r
 352 /*@}*/ /* end of group I2S_Driver */\r
 353 \r
 354 /*@}*/ /* end of group Standard_Driver */\r
 355 \r
 356 #ifdef __cplusplus\r
 357 }\r
 358 #endif\r
 359 \r
 360 #endif /* __I2S_H__ */\r
 361 \r
 362 /*** (C) COPYRIGHT 2016 Nuvoton Technology Corp. ***/\r
 363 \r