git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_M3_NUCLEO_L152RE_GCC/ST_Code/Drivers/STM32L1xx_HAL_Driver/Inc/stm32l1xx_hal_dma.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32l1xx_hal_dma.h\r
   4   * @author  MCD Application Team\r
   5   * @brief   Header file of DMA HAL module.\r
   6   ******************************************************************************\r
   7   * @attention\r
   8   *\r
   9   * <h2><center>&copy; Copyright (c) 2017 STMicroelectronics.\r
  10   * All rights reserved.</center></h2>\r
  11   *\r
  12   * This software component is licensed by ST under BSD 3-Clause license,\r
  13   * the "License"; You may not use this file except in compliance with the\r
  14   * License. You may obtain a copy of the License at:\r
  15   *                        opensource.org/licenses/BSD-3-Clause\r
  16   *\r
  17   ******************************************************************************\r
  18   */\r
  19 \r
  20 /* Define to prevent recursive inclusion -------------------------------------*/\r
  21 #ifndef STM32L1xx_HAL_DMA_H\r
  22 #define STM32L1xx_HAL_DMA_H\r
  23 \r
  24 #ifdef __cplusplus\r
  25  extern "C" {\r
  26 #endif\r
  27 \r
  28 /* Includes ------------------------------------------------------------------*/\r
  29 #include "stm32l1xx_hal_def.h"\r
  30 \r
  31 /** @addtogroup STM32L1xx_HAL_Driver\r
  32   * @{\r
  33   */\r
  34 \r
  35 /** @addtogroup DMA\r
  36   * @{\r
  37   */\r
  38 \r
  39 /* Exported types ------------------------------------------------------------*/\r
  40 /** @defgroup DMA_Exported_Types DMA Exported Types\r
  41   * @{\r
  42   */\r
  43 \r
  44 /**\r
  45   * @brief  DMA Configuration Structure definition\r
  46   */\r
  47 typedef struct\r
  48 {\r
  49   uint32_t Direction;                 /*!< Specifies if the data will be transferred from memory to peripheral,\r
  50                                            from memory to memory or from peripheral to memory.\r
  51                                            This parameter can be a value of @ref DMA_Data_transfer_direction */\r
  52 \r
  53   uint32_t PeriphInc;                 /*!< Specifies whether the Peripheral address register should be incremented or not.\r
  54                                            This parameter can be a value of @ref DMA_Peripheral_incremented_mode */\r
  55 \r
  56   uint32_t MemInc;                    /*!< Specifies whether the memory address register should be incremented or not.\r
  57                                            This parameter can be a value of @ref DMA_Memory_incremented_mode */\r
  58 \r
  59   uint32_t PeriphDataAlignment;       /*!< Specifies the Peripheral data width.\r
  60                                            This parameter can be a value of @ref DMA_Peripheral_data_size */\r
  61 \r
  62   uint32_t MemDataAlignment;          /*!< Specifies the Memory data width.\r
  63                                            This parameter can be a value of @ref DMA_Memory_data_size */\r
  64 \r
  65   uint32_t Mode;                      /*!< Specifies the operation mode of the DMAy Channelx.\r
  66                                            This parameter can be a value of @ref DMA_mode\r
  67                                            @note The circular buffer mode cannot be used if the memory-to-memory\r
  68                                                  data transfer is configured on the selected Channel */\r
  69 \r
  70   uint32_t Priority;                  /*!< Specifies the software priority for the DMAy Channelx.\r
  71                                            This parameter can be a value of @ref DMA_Priority_level */\r
  72 } DMA_InitTypeDef;\r
  73 \r
  74 /**\r
  75   * @brief  HAL DMA State structures definition\r
  76   */\r
  77 typedef enum\r
  78 {\r
  79   HAL_DMA_STATE_RESET             = 0x00U,  /*!< DMA not yet initialized or disabled    */\r
  80   HAL_DMA_STATE_READY             = 0x01U,  /*!< DMA initialized and ready for use      */\r
  81   HAL_DMA_STATE_BUSY              = 0x02U,  /*!< DMA process is ongoing                 */\r
  82   HAL_DMA_STATE_TIMEOUT           = 0x03U,  /*!< DMA timeout state                      */\r
  83 }HAL_DMA_StateTypeDef;\r
  84 \r
  85 /**\r
  86   * @brief  HAL DMA Error Code structure definition\r
  87   */\r
  88 typedef enum\r
  89 {\r
  90   HAL_DMA_FULL_TRANSFER      = 0x00U,    /*!< Full transfer     */\r
  91   HAL_DMA_HALF_TRANSFER      = 0x01U     /*!< Half Transfer     */\r
  92 }HAL_DMA_LevelCompleteTypeDef;\r
  93 \r
  94 \r
  95 /**\r
  96   * @brief  HAL DMA Callback ID structure definition\r
  97   */\r
  98 typedef enum\r
  99 {\r
 100   HAL_DMA_XFER_CPLT_CB_ID          = 0x00U,    /*!< Full transfer     */\r
 101   HAL_DMA_XFER_HALFCPLT_CB_ID      = 0x01U,    /*!< Half transfer     */\r
 102   HAL_DMA_XFER_ERROR_CB_ID         = 0x02U,    /*!< Error             */\r
 103   HAL_DMA_XFER_ABORT_CB_ID         = 0x03U,    /*!< Abort             */\r
 104   HAL_DMA_XFER_ALL_CB_ID           = 0x04U     /*!< All               */\r
 105 }HAL_DMA_CallbackIDTypeDef;\r
 106 \r
 107 /**\r
 108   * @brief  DMA handle Structure definition\r
 109   */\r
 110 typedef struct __DMA_HandleTypeDef\r
 111 {\r
 112   DMA_Channel_TypeDef    *Instance;                                                     /*!< Register base address                */\r
 113 \r
 114   DMA_InitTypeDef       Init;                                                           /*!< DMA communication parameters         */\r
 115 \r
 116   HAL_LockTypeDef       Lock;                                                           /*!< DMA locking object                   */\r
 117 \r
 118   __IO HAL_DMA_StateTypeDef  State;                                                     /*!< DMA transfer state                   */\r
 119 \r
 120   void                  *Parent;                                                        /*!< Parent object state                  */\r
 121 \r
 122   void                  (* XferCpltCallback)(struct __DMA_HandleTypeDef * hdma);        /*!< DMA transfer complete callback       */\r
 123 \r
 124   void                  (* XferHalfCpltCallback)(struct __DMA_HandleTypeDef * hdma);    /*!< DMA Half transfer complete callback  */\r
 125 \r
 126   void                  (* XferErrorCallback)(struct __DMA_HandleTypeDef * hdma);       /*!< DMA transfer error callback          */\r
 127 \r
 128   void                  (* XferAbortCallback)(struct __DMA_HandleTypeDef * hdma);       /*!< DMA transfer abort callback          */\r
 129 \r
 130   __IO uint32_t         ErrorCode;                                                      /*!< DMA Error code                       */\r
 131 \r
 132   DMA_TypeDef           *DmaBaseAddress;                                                /*!< DMA Channel Base Address             */\r
 133 \r
 134   uint32_t              ChannelIndex;                                                   /*!< DMA Channel Index                    */\r
 135 \r
 136 }DMA_HandleTypeDef;\r
 137 \r
 138 /**\r
 139   * @}\r
 140   */\r
 141 \r
 142 /* Exported constants --------------------------------------------------------*/\r
 143 \r
 144 /** @defgroup DMA_Exported_Constants DMA Exported Constants\r
 145   * @{\r
 146   */\r
 147 \r
 148 /** @defgroup DMA_Error_Code DMA Error Code\r
 149   * @{\r
 150   */\r
 151 #define HAL_DMA_ERROR_NONE                 0x00000000U    /*!< No error                                */\r
 152 #define HAL_DMA_ERROR_TE                   0x00000001U    /*!< Transfer error                          */\r
 153 #define HAL_DMA_ERROR_NO_XFER              0x00000004U    /*!< Abort requested with no Xfer ongoing    */\r
 154 #define HAL_DMA_ERROR_TIMEOUT              0x00000020U    /*!< Timeout error                           */\r
 155 #define HAL_DMA_ERROR_NOT_SUPPORTED        0x00000100U    /*!< Not supported mode                      */\r
 156 \r
 157 /**\r
 158   * @}\r
 159   */\r
 160 \r
 161 /** @defgroup DMA_Data_transfer_direction DMA Data transfer direction\r
 162   * @{\r
 163   */\r
 164 #define DMA_PERIPH_TO_MEMORY         0x00000000U        /*!< Peripheral to memory direction */\r
 165 #define DMA_MEMORY_TO_PERIPH         DMA_CCR_DIR        /*!< Memory to peripheral direction */\r
 166 #define DMA_MEMORY_TO_MEMORY         DMA_CCR_MEM2MEM    /*!< Memory to memory direction     */\r
 167 /**\r
 168   * @}\r
 169   */\r
 170 \r
 171 /** @defgroup DMA_Peripheral_incremented_mode DMA Peripheral incremented mode\r
 172   * @{\r
 173   */\r
 174 #define DMA_PINC_ENABLE              DMA_CCR_PINC  /*!< Peripheral increment mode Enable */\r
 175 #define DMA_PINC_DISABLE             0x00000000U   /*!< Peripheral increment mode Disable */\r
 176 /**\r
 177   * @}\r
 178   */\r
 179 \r
 180 /** @defgroup DMA_Memory_incremented_mode DMA Memory incremented mode\r
 181   * @{\r
 182   */\r
 183 #define DMA_MINC_ENABLE              DMA_CCR_MINC   /*!< Memory increment mode Enable  */\r
 184 #define DMA_MINC_DISABLE             0x00000000U    /*!< Memory increment mode Disable */\r
 185 /**\r
 186   * @}\r
 187   */\r
 188 \r
 189 /** @defgroup DMA_Peripheral_data_size DMA Peripheral data size\r
 190   * @{\r
 191   */\r
 192 #define DMA_PDATAALIGN_BYTE          0x00000000U       /*!< Peripheral data alignment : Byte     */\r
 193 #define DMA_PDATAALIGN_HALFWORD      DMA_CCR_PSIZE_0   /*!< Peripheral data alignment : HalfWord */\r
 194 #define DMA_PDATAALIGN_WORD          DMA_CCR_PSIZE_1   /*!< Peripheral data alignment : Word     */\r
 195 /**\r
 196   * @}\r
 197   */\r
 198 \r
 199 /** @defgroup DMA_Memory_data_size DMA Memory data size\r
 200   * @{\r
 201   */\r
 202 #define DMA_MDATAALIGN_BYTE          0x00000000U       /*!< Memory data alignment : Byte     */\r
 203 #define DMA_MDATAALIGN_HALFWORD      DMA_CCR_MSIZE_0   /*!< Memory data alignment : HalfWord */\r
 204 #define DMA_MDATAALIGN_WORD          DMA_CCR_MSIZE_1   /*!< Memory data alignment : Word     */\r
 205 /**\r
 206   * @}\r
 207   */\r
 208 \r
 209 /** @defgroup DMA_mode DMA mode\r
 210   * @{\r
 211   */\r
 212 #define DMA_NORMAL                0x00000000U                /*!< Normal mode                                    */\r
 213 #define DMA_CIRCULAR              DMA_CCR_CIRC               /*!< Circular mode                                  */\r
 214 /**\r
 215   * @}\r
 216   */\r
 217 \r
 218 /** @defgroup DMA_Priority_level DMA Priority level\r
 219   * @{\r
 220   */\r
 221 #define DMA_PRIORITY_LOW             0x00000000U     /*!< Priority level : Low       */\r
 222 #define DMA_PRIORITY_MEDIUM          DMA_CCR_PL_0    /*!< Priority level : Medium    */\r
 223 #define DMA_PRIORITY_HIGH            DMA_CCR_PL_1    /*!< Priority level : High      */\r
 224 #define DMA_PRIORITY_VERY_HIGH       DMA_CCR_PL      /*!< Priority level : Very_High */\r
 225 /**\r
 226   * @}\r
 227   */\r
 228 \r
 229 \r
 230 /** @defgroup DMA_interrupt_enable_definitions DMA interrupt enable definitions\r
 231   * @{\r
 232   */\r
 233 #define DMA_IT_TC                         DMA_CCR_TCIE\r
 234 #define DMA_IT_HT                         DMA_CCR_HTIE\r
 235 #define DMA_IT_TE                         DMA_CCR_TEIE\r
 236 /**\r
 237   * @}\r
 238   */\r
 239 \r
 240 /** @defgroup DMA_flag_definitions DMA flag definitions\r
 241   * @{\r
 242   */\r
 243 #define DMA_FLAG_GL1                      DMA_ISR_GIF1\r
 244 #define DMA_FLAG_TC1                      DMA_ISR_TCIF1\r
 245 #define DMA_FLAG_HT1                      DMA_ISR_HTIF1\r
 246 #define DMA_FLAG_TE1                      DMA_ISR_TEIF1\r
 247 #define DMA_FLAG_GL2                      DMA_ISR_GIF2\r
 248 #define DMA_FLAG_TC2                      DMA_ISR_TCIF2\r
 249 #define DMA_FLAG_HT2                      DMA_ISR_HTIF2\r
 250 #define DMA_FLAG_TE2                      DMA_ISR_TEIF2\r
 251 #define DMA_FLAG_GL3                      DMA_ISR_GIF3\r
 252 #define DMA_FLAG_TC3                      DMA_ISR_TCIF3\r
 253 #define DMA_FLAG_HT3                      DMA_ISR_HTIF3\r
 254 #define DMA_FLAG_TE3                      DMA_ISR_TEIF3\r
 255 #define DMA_FLAG_GL4                      DMA_ISR_GIF4\r
 256 #define DMA_FLAG_TC4                      DMA_ISR_TCIF4\r
 257 #define DMA_FLAG_HT4                      DMA_ISR_HTIF4\r
 258 #define DMA_FLAG_TE4                      DMA_ISR_TEIF4\r
 259 #define DMA_FLAG_GL5                      DMA_ISR_GIF5\r
 260 #define DMA_FLAG_TC5                      DMA_ISR_TCIF5\r
 261 #define DMA_FLAG_HT5                      DMA_ISR_HTIF5\r
 262 #define DMA_FLAG_TE5                      DMA_ISR_TEIF5\r
 263 #define DMA_FLAG_GL6                      DMA_ISR_GIF6\r
 264 #define DMA_FLAG_TC6                      DMA_ISR_TCIF6\r
 265 #define DMA_FLAG_HT6                      DMA_ISR_HTIF6\r
 266 #define DMA_FLAG_TE6                      DMA_ISR_TEIF6\r
 267 #define DMA_FLAG_GL7                      DMA_ISR_GIF7\r
 268 #define DMA_FLAG_TC7                      DMA_ISR_TCIF7\r
 269 #define DMA_FLAG_HT7                      DMA_ISR_HTIF7\r
 270 #define DMA_FLAG_TE7                      DMA_ISR_TEIF7\r
 271 /**\r
 272   * @}\r
 273   */\r
 274 \r
 275 /**\r
 276   * @}\r
 277   */\r
 278 \r
 279 /* Exported macros -----------------------------------------------------------*/\r
 280 /** @defgroup DMA_Exported_Macros DMA Exported Macros\r
 281   * @{\r
 282   */\r
 283 \r
 284 /** @brief  Reset DMA handle state.\r
 285   * @param  __HANDLE__ DMA handle\r
 286   * @retval None\r
 287   */\r
 288 #define __HAL_DMA_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DMA_STATE_RESET)\r
 289 \r
 290 /**\r
 291   * @brief  Enable the specified DMA Channel.\r
 292   * @param  __HANDLE__ DMA handle\r
 293   * @retval None\r
 294   */\r
 295 #define __HAL_DMA_ENABLE(__HANDLE__)        ((__HANDLE__)->Instance->CCR |=  DMA_CCR_EN)\r
 296 \r
 297 /**\r
 298   * @brief  Disable the specified DMA Channel.\r
 299   * @param  __HANDLE__ DMA handle\r
 300   * @retval None\r
 301   */\r
 302 #define __HAL_DMA_DISABLE(__HANDLE__)       ((__HANDLE__)->Instance->CCR &=  ~DMA_CCR_EN)\r
 303 \r
 304 \r
 305 /* Interrupt & Flag management */\r
 306 #if defined(STM32L100xC) || defined (STM32L151xC) || defined (STM32L152xC) || defined (STM32L162xC) || \\r
 307     defined(STM32L151xCA) || defined (STM32L151xD) || defined (STM32L152xCA) || defined (STM32L152xD) || defined (STM32L162xCA) || defined (STM32L162xD) || \\r
 308     defined(STM32L151xE) || defined(STM32L151xDX) || defined (STM32L152xE) || defined (STM32L152xDX) || defined (STM32L162xE) || defined (STM32L162xDX)\r
 309 \r
 310 /**\r
 311   * @brief  Return the current DMA Channel transfer complete flag.\r
 312   * @param  __HANDLE__ DMA handle\r
 313   * @retval The specified transfer complete flag index.\r
 314   */\r
 315 \r
 316 #define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\r
 317 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\r
 318  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\r
 319  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\r
 320  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\r
 321  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\r
 322  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\r
 323  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\r
 324  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\r
 325  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\r
 326  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\r
 327  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\r
 328    DMA_FLAG_TC7)\r
 329 \r
 330 /**\r
 331   * @brief  Return the current DMA Channel half transfer complete flag.\r
 332   * @param  __HANDLE__ DMA handle\r
 333   * @retval The specified half transfer complete flag index.\r
 334   */\r
 335 #define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\r
 336 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\r
 337  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\r
 338  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\r
 339  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\r
 340  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\r
 341  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\r
 342  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\r
 343  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\r
 344  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\r
 345  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\r
 346  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\r
 347    DMA_FLAG_HT7)\r
 348 \r
 349 /**\r
 350   * @brief  Return the current DMA Channel transfer error flag.\r
 351   * @param  __HANDLE__ DMA handle\r
 352   * @retval The specified transfer error flag index.\r
 353   */\r
 354 #define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\r
 355 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\r
 356  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\r
 357  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\r
 358  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\r
 359  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\r
 360  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\r
 361  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\r
 362  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\r
 363  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\r
 364  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\r
 365  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\r
 366    DMA_FLAG_TE7)\r
 367 \r
 368 /**\r
 369   * @brief  Return the current DMA Channel Global interrupt flag.\r
 370   * @param  __HANDLE__ DMA handle\r
 371   * @retval The specified transfer error flag index.\r
 372   */\r
 373 #define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\r
 374 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\r
 375  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\r
 376  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\r
 377  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\r
 378  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\r
 379  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\r
 380  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\r
 381  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\r
 382  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\r
 383  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\r
 384  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_ISR_GIF6 :\\r
 385    DMA_ISR_GIF7)\r
 386 \r
 387 /**\r
 388   * @brief  Get the DMA Channel pending flags.\r
 389   * @param  __HANDLE__ DMA handle\r
 390   * @param  __FLAG__ Get the specified flag.\r
 391   *          This parameter can be any combination of the following values:\r
 392   *            @arg DMA_FLAG_TCx: Transfer complete flag\r
 393   *            @arg DMA_FLAG_HTx: Half transfer complete flag\r
 394   *            @arg DMA_FLAG_TEx: Transfer error flag\r
 395   *            @arg DMA_FLAG_GLx: Global interrupt flag\r
 396   *         Where x can be from 1 to 7 to select the DMA Channel x flag.\r
 397   * @retval The state of FLAG (SET or RESET).\r
 398   */\r
 399 #define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel7))? \\r
 400  (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r
 401 \r
 402 /**\r
 403   * @brief  Clear the DMA Channel pending flags.\r
 404   * @param  __HANDLE__ DMA handle\r
 405   * @param  __FLAG__ specifies the flag to clear.\r
 406   *          This parameter can be any combination of the following values:\r
 407   *            @arg DMA_FLAG_TCx:  Transfer complete flag\r
 408   *            @arg DMA_FLAG_HTx:  Half transfer complete flag\r
 409   *            @arg DMA_FLAG_TEx:  Transfer error flag\r
 410   *            @arg DMA_FLAG_GLx: Global interrupt flag\r
 411     *         Where x can be from 1 to 7 to select the DMA Channel x flag.\r
 412   * @retval None\r
 413   */\r
 414 #define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel7))? \\r
 415 (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r
 416 \r
 417 #else\r
 418 /**\r
 419   * @brief  Return the current DMA Channel transfer complete flag.\r
 420   * @param  __HANDLE__ DMA handle\r
 421   * @retval The specified transfer complete flag index.\r
 422   */\r
 423 \r
 424 #define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\r
 425 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\r
 426  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\r
 427  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\r
 428  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\r
 429  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\r
 430  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\r
 431    DMA_FLAG_TC7)\r
 432 \r
 433 /**\r
 434   * @brief  Return the current DMA Channel half transfer complete flag.\r
 435   * @param  __HANDLE__ DMA handle\r
 436   * @retval The specified half transfer complete flag index.\r
 437   */\r
 438 #define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\r
 439 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\r
 440  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\r
 441  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\r
 442  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\r
 443  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\r
 444  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\r
 445    DMA_FLAG_HT7)\r
 446 \r
 447 /**\r
 448   * @brief  Return the current DMA Channel transfer error flag.\r
 449   * @param  __HANDLE__ DMA handle\r
 450   * @retval The specified transfer error flag index.\r
 451   */\r
 452 #define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\r
 453 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\r
 454  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\r
 455  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\r
 456  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\r
 457  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\r
 458  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\r
 459    DMA_FLAG_TE7)\r
 460 \r
 461 /**\r
 462   * @brief  Return the current DMA Channel Global interrupt flag.\r
 463   * @param  __HANDLE__ DMA handle\r
 464   * @retval The specified transfer error flag index.\r
 465   */\r
 466 #define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\r
 467 (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\r
 468  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\r
 469  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\r
 470  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\r
 471  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\r
 472  ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_ISR_GIF6 :\\r
 473    DMA_ISR_GIF7)\r
 474 \r
 475 /**\r
 476   * @brief  Get the DMA Channel pending flags.\r
 477   * @param  __HANDLE__ DMA handle\r
 478   * @param  __FLAG__ Get the specified flag.\r
 479   *          This parameter can be any combination of the following values:\r
 480   *            @arg DMA_FLAG_TCIFx:  Transfer complete flag\r
 481   *            @arg DMA_FLAG_HTIFx:  Half transfer complete flag\r
 482   *            @arg DMA_FLAG_TEIFx:  Transfer error flag\r
 483   *            @arg DMA_ISR_GIFx:    Global interrupt flag\r
 484   *         Where x can be from 1 to 7 to select the DMA Channel x flag.\r
 485   * @retval The state of FLAG (SET or RESET).\r
 486   */\r
 487 #define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__)   (DMA1->ISR & (__FLAG__))\r
 488 \r
 489 /**\r
 490   * @brief  Clear the DMA Channel pending flags.\r
 491   * @param  __HANDLE__ DMA handle\r
 492   * @param  __FLAG__ specifies the flag to clear.\r
 493   *          This parameter can be any combination of the following values:\r
 494   *            @arg DMA_FLAG_TCx:  Transfer complete flag\r
 495   *            @arg DMA_FLAG_HTx:  Half transfer complete flag\r
 496   *            @arg DMA_FLAG_TEx:  Transfer error flag\r
 497   *            @arg DMA_FLAG_GLx: Global interrupt flag\r
 498   *         Where x can be from 1 to 7 to select the DMA Channel x flag.\r
 499   * @retval None\r
 500   */\r
 501 #define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (DMA1->IFCR = (__FLAG__))\r
 502 \r
 503 #endif /* STM32L100xC || STM32L151xC || STM32L152xC || STM32L162xC || STM32L151xCA) || defined (STM32L151xD) || defined (STM32L152xCA) || defined (STM32L152xD) || defined (STM32L162xCA) || defined (STM32L162xD) || STM32L151xE || STM32L151xDX || STM32L152xE || STM32L152xDX || STM32L162xE || STM32L162xDX */\r
 504 \r
 505 /**\r
 506   * @brief  Enable the specified DMA Channel interrupts.\r
 507   * @param  __HANDLE__ DMA handle\r
 508   * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r
 509   *          This parameter can be any combination of the following values:\r
 510   *            @arg DMA_IT_TC:  Transfer complete interrupt mask\r
 511   *            @arg DMA_IT_HT:  Half transfer complete interrupt mask\r
 512   *            @arg DMA_IT_TE:  Transfer error interrupt mask\r
 513   * @retval None\r
 514   */\r
 515 #define __HAL_DMA_ENABLE_IT(__HANDLE__, __INTERRUPT__)   ((__HANDLE__)->Instance->CCR |= (__INTERRUPT__))\r
 516 \r
 517 /**\r
 518   * @brief  Disable the specified DMA Channel interrupts.\r
 519   * @param  __HANDLE__ DMA handle\r
 520   * @param  __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r
 521   *          This parameter can be any combination of the following values:\r
 522   *            @arg DMA_IT_TC:  Transfer complete interrupt mask\r
 523   *            @arg DMA_IT_HT:  Half transfer complete interrupt mask\r
 524   *            @arg DMA_IT_TE:  Transfer error interrupt mask\r
 525   * @retval None\r
 526   */\r
 527 #define __HAL_DMA_DISABLE_IT(__HANDLE__, __INTERRUPT__)  ((__HANDLE__)->Instance->CCR &= ~(__INTERRUPT__))\r
 528 \r
 529 /**\r
 530   * @brief  Check whether the specified DMA Channel interrupt is enabled or not.\r
 531   * @param  __HANDLE__ DMA handle\r
 532   * @param  __INTERRUPT__ specifies the DMA interrupt source to check.\r
 533   *          This parameter can be one of the following values:\r
 534   *            @arg DMA_IT_TC:  Transfer complete interrupt mask\r
 535   *            @arg DMA_IT_HT:  Half transfer complete interrupt mask\r
 536   *            @arg DMA_IT_TE:  Transfer error interrupt mask\r
 537   * @retval The state of DMA_IT (SET or RESET).\r
 538   */\r
 539 #define __HAL_DMA_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__)  (((__HANDLE__)->Instance->CCR & (__INTERRUPT__)))\r
 540 \r
 541 /**\r
 542   * @brief  Return the number of remaining data units in the current DMA Channel transfer.\r
 543   * @param  __HANDLE__ DMA handle\r
 544   * @retval The number of remaining data units in the current DMA Channel transfer.\r
 545   */\r
 546 #define __HAL_DMA_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNDTR)\r
 547 \r
 548 /**\r
 549   * @}\r
 550   */\r
 551 \r
 552 /* Exported functions --------------------------------------------------------*/\r
 553 \r
 554 /** @addtogroup DMA_Exported_Functions\r
 555   * @{\r
 556   */\r
 557 \r
 558 /** @addtogroup DMA_Exported_Functions_Group1\r
 559   * @{\r
 560   */\r
 561 /* Initialization and de-initialization functions *****************************/\r
 562 HAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma);\r
 563 HAL_StatusTypeDef HAL_DMA_DeInit (DMA_HandleTypeDef *hdma);\r
 564 /**\r
 565   * @}\r
 566   */\r
 567 \r
 568 /** @addtogroup DMA_Exported_Functions_Group2\r
 569   * @{\r
 570   */\r
 571 /* IO operation functions *****************************************************/\r
 572 HAL_StatusTypeDef HAL_DMA_Start (DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r
 573 HAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r
 574 HAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma);\r
 575 HAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma);\r
 576 HAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel, uint32_t Timeout);\r
 577 void HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma);\r
 578 HAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)( DMA_HandleTypeDef * _hdma));\r
 579 HAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID);\r
 580 \r
 581 /**\r
 582   * @}\r
 583   */\r
 584 \r
 585 /** @addtogroup DMA_Exported_Functions_Group3\r
 586   * @{\r
 587   */\r
 588 /* Peripheral State and Error functions ***************************************/\r
 589 HAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma);\r
 590 uint32_t             HAL_DMA_GetError(DMA_HandleTypeDef *hdma);\r
 591 /**\r
 592   * @}\r
 593   */\r
 594 \r
 595 /**\r
 596   * @}\r
 597   */\r
 598 \r
 599 /* Private macros ------------------------------------------------------------*/\r
 600 /** @defgroup DMA_Private_Macros DMA Private Macros\r
 601   * @{\r
 602   */\r
 603 \r
 604 #define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_PERIPH_TO_MEMORY ) || \\r
 605                                      ((DIRECTION) == DMA_MEMORY_TO_PERIPH)  || \\r
 606                                      ((DIRECTION) == DMA_MEMORY_TO_MEMORY))\r
 607 \r
 608 #define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1U) && ((SIZE) < 0x10000U))\r
 609 \r
 610 #define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PINC_ENABLE) || \\r
 611                                             ((STATE) == DMA_PINC_DISABLE))\r
 612 \r
 613 #define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MINC_ENABLE)  || \\r
 614                                         ((STATE) == DMA_MINC_DISABLE))\r
 615 \r
 616 #define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PDATAALIGN_BYTE)     || \\r
 617                                            ((SIZE) == DMA_PDATAALIGN_HALFWORD) || \\r
 618                                            ((SIZE) == DMA_PDATAALIGN_WORD))\r
 619 \r
 620 #define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MDATAALIGN_BYTE)     || \\r
 621                                        ((SIZE) == DMA_MDATAALIGN_HALFWORD) || \\r
 622                                        ((SIZE) == DMA_MDATAALIGN_WORD ))\r
 623 \r
 624 #define IS_DMA_MODE(MODE) (((MODE) == DMA_NORMAL )  || \\r
 625                            ((MODE) == DMA_CIRCULAR))\r
 626 \r
 627 #define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_PRIORITY_LOW )   || \\r
 628                                    ((PRIORITY) == DMA_PRIORITY_MEDIUM) || \\r
 629                                    ((PRIORITY) == DMA_PRIORITY_HIGH)   || \\r
 630                                    ((PRIORITY) == DMA_PRIORITY_VERY_HIGH))\r
 631 \r
 632 /**\r
 633   * @}\r
 634   */\r
 635 \r
 636 /* Private functions ---------------------------------------------------------*/\r
 637 \r
 638 /**\r
 639   * @}\r
 640   */\r
 641 \r
 642 /**\r
 643   * @}\r
 644   */\r
 645 \r
 646 #ifdef __cplusplus\r
 647 }\r
 648 #endif\r
 649 \r
 650 #endif /* STM32L1xx_HAL_DMA_H */\r
 651 \r
 652 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r