git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_M3_NUCLEO_L152RE_GCC/ST_Code/Drivers/STM32L1xx_HAL_Driver/Inc/stm32l1xx_hal_pwr.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32l1xx_hal_pwr.h\r
   4   * @author  MCD Application Team\r
   5   * @brief   Header file of PWR HAL module.\r
   6   ******************************************************************************\r
   7   * @attention\r
   8   *\r
   9   * <h2><center>&copy; Copyright (c) 2017 STMicroelectronics.\r
  10   * All rights reserved.</center></h2>\r
  11   *\r
  12   * This software component is licensed by ST under BSD 3-Clause license,\r
  13   * the "License"; You may not use this file except in compliance with the\r
  14   * License. You may obtain a copy of the License at:\r
  15   *                        opensource.org/licenses/BSD-3-Clause\r
  16   *\r
  17   ******************************************************************************\r
  18   */\r
  19 \r
  20 /* Define to prevent recursive inclusion -------------------------------------*/\r
  21 #ifndef __STM32L1xx_HAL_PWR_H\r
  22 #define __STM32L1xx_HAL_PWR_H\r
  23 \r
  24 #ifdef __cplusplus\r
  25  extern "C" {\r
  26 #endif\r
  27 \r
  28 /* Includes ------------------------------------------------------------------*/\r
  29 #include "stm32l1xx_hal_def.h"\r
  30 \r
  31 /** @addtogroup STM32L1xx_HAL_Driver\r
  32   * @{\r
  33   */\r
  34 \r
  35 /** @addtogroup PWR\r
  36   * @{\r
  37   */\r
  38 \r
  39 /* Exported types ------------------------------------------------------------*/\r
  40 \r
  41 /** @defgroup PWR_Exported_Types PWR Exported Types\r
  42   * @{\r
  43   */\r
  44 \r
  45 /**\r
  46   * @brief  PWR PVD configuration structure definition\r
  47   */\r
  48 typedef struct\r
  49 {\r
  50   uint32_t PVDLevel;   /*!< PVDLevel: Specifies the PVD detection level.\r
  51                             This parameter can be a value of @ref PWR_PVD_detection_level */\r
  52 \r
  53   uint32_t Mode;      /*!< Mode: Specifies the operating mode for the selected pins.\r
  54                            This parameter can be a value of @ref PWR_PVD_Mode */\r
  55 }PWR_PVDTypeDef;\r
  56 \r
  57 /**\r
  58   * @}\r
  59   */\r
  60 \r
  61 /* Internal constants --------------------------------------------------------*/\r
  62 \r
  63 /** @addtogroup PWR_Private_Constants\r
  64   * @{\r
  65   */\r
  66 #define PWR_EXTI_LINE_PVD  (0x00010000U)  /*!< External interrupt line 16 Connected to the PVD EXTI Line */\r
  67 \r
  68 /**\r
  69   * @}\r
  70   */\r
  71 \r
  72 \r
  73 \r
  74 /* Exported constants --------------------------------------------------------*/\r
  75 \r
  76 /** @defgroup PWR_Exported_Constants PWR Exported Constants\r
  77   * @{\r
  78   */\r
  79 \r
  80 /** @defgroup PWR_register_alias_address PWR Register alias address\r
  81   * @{\r
  82   */\r
  83 /* ------------- PWR registers bit address in the alias region ---------------*/\r
  84 #define PWR_OFFSET               (PWR_BASE - PERIPH_BASE)\r
  85 #define PWR_CR_OFFSET            0x00\r
  86 #define PWR_CSR_OFFSET           0x04\r
  87 #define PWR_CR_OFFSET_BB         (PWR_OFFSET + PWR_CR_OFFSET)\r
  88 #define PWR_CSR_OFFSET_BB        (PWR_OFFSET + PWR_CSR_OFFSET)\r
  89 /**\r
  90   * @}\r
  91   */\r
  92 \r
  93 /** @defgroup PWR_CR_register_alias PWR CR Register alias address\r
  94   * @{\r
  95   */\r
  96 /* --- CR Register ---*/\r
  97 /* Alias word address of LPSDSR bit */\r
  98 #define LPSDSR_BIT_NUMBER        POSITION_VAL(PWR_CR_LPSDSR)\r
  99 #define CR_LPSDSR_BB             ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (LPSDSR_BIT_NUMBER * 4)))\r
 100 \r
 101 /* Alias word address of DBP bit */\r
 102 #define DBP_BIT_NUMBER           POSITION_VAL(PWR_CR_DBP)\r
 103 #define CR_DBP_BB                ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (DBP_BIT_NUMBER * 4)))\r
 104 \r
 105 /* Alias word address of LPRUN bit */\r
 106 #define LPRUN_BIT_NUMBER         POSITION_VAL(PWR_CR_LPRUN)\r
 107 #define CR_LPRUN_BB              ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (LPRUN_BIT_NUMBER * 4)))\r
 108 \r
 109 /* Alias word address of PVDE bit */\r
 110 #define PVDE_BIT_NUMBER          POSITION_VAL(PWR_CR_PVDE)\r
 111 #define CR_PVDE_BB               ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (PVDE_BIT_NUMBER * 4)))\r
 112 \r
 113 /* Alias word address of FWU bit */\r
 114 #define FWU_BIT_NUMBER           POSITION_VAL(PWR_CR_FWU)\r
 115 #define CR_FWU_BB                ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (FWU_BIT_NUMBER * 4)))\r
 116 \r
 117 /* Alias word address of ULP bit */\r
 118 #define ULP_BIT_NUMBER           POSITION_VAL(PWR_CR_ULP)\r
 119 #define CR_ULP_BB                ((uint32_t)(PERIPH_BB_BASE + (PWR_CR_OFFSET_BB * 32) + (ULP_BIT_NUMBER * 4)))\r
 120 /**\r
 121   * @}\r
 122   */\r
 123 \r
 124 /** @defgroup PWR_CSR_register_alias PWR CSR Register alias address\r
 125   * @{\r
 126   */\r
 127 \r
 128 /* --- CSR Register ---*/\r
 129 /* Alias word address of EWUP1, EWUP2 and EWUP3 bits */\r
 130 #define CSR_EWUP_BB(VAL)         ((uint32_t)(PERIPH_BB_BASE + (PWR_CSR_OFFSET_BB * 32) + (POSITION_VAL(VAL) * 4)))\r
 131 /**\r
 132   * @}\r
 133   */\r
 134 \r
 135 /** @defgroup PWR_PVD_detection_level PWR PVD detection level\r
 136   * @{\r
 137   */\r
 138 #define PWR_PVDLEVEL_0                  PWR_CR_PLS_LEV0\r
 139 #define PWR_PVDLEVEL_1                  PWR_CR_PLS_LEV1\r
 140 #define PWR_PVDLEVEL_2                  PWR_CR_PLS_LEV2\r
 141 #define PWR_PVDLEVEL_3                  PWR_CR_PLS_LEV3\r
 142 #define PWR_PVDLEVEL_4                  PWR_CR_PLS_LEV4\r
 143 #define PWR_PVDLEVEL_5                  PWR_CR_PLS_LEV5\r
 144 #define PWR_PVDLEVEL_6                  PWR_CR_PLS_LEV6\r
 145 #define PWR_PVDLEVEL_7                  PWR_CR_PLS_LEV7  /* External input analog voltage\r
 146                                                             (Compare internally to VREFINT) */\r
 147 \r
 148 /**\r
 149   * @}\r
 150   */\r
 151 \r
 152 /** @defgroup PWR_PVD_Mode PWR PVD Mode\r
 153   * @{\r
 154   */\r
 155 #define PWR_PVD_MODE_NORMAL                 (0x00000000U)   /*!< basic mode is used */\r
 156 #define PWR_PVD_MODE_IT_RISING              (0x00010001U)   /*!< External Interrupt Mode with Rising edge trigger detection */\r
 157 #define PWR_PVD_MODE_IT_FALLING             (0x00010002U)   /*!< External Interrupt Mode with Falling edge trigger detection */\r
 158 #define PWR_PVD_MODE_IT_RISING_FALLING      (0x00010003U)   /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r
 159 #define PWR_PVD_MODE_EVENT_RISING           (0x00020001U)   /*!< Event Mode with Rising edge trigger detection */\r
 160 #define PWR_PVD_MODE_EVENT_FALLING          (0x00020002U)   /*!< Event Mode with Falling edge trigger detection */\r
 161 #define PWR_PVD_MODE_EVENT_RISING_FALLING   (0x00020003U)   /*!< Event Mode with Rising/Falling edge trigger detection */\r
 162 \r
 163  /**\r
 164  * @}\r
 165   */\r
 166 \r
 167 /** @defgroup PWR_Regulator_state_in_SLEEP_STOP_mode PWR Regulator state in SLEEP/STOP mode\r
 168   * @{\r
 169   */\r
 170 #define PWR_MAINREGULATOR_ON           (0x00000000U)\r
 171 #define PWR_LOWPOWERREGULATOR_ON       PWR_CR_LPSDSR\r
 172 \r
 173 /**\r
 174   * @}\r
 175   */\r
 176 \r
 177 /** @defgroup PWR_SLEEP_mode_entry PWR SLEEP mode entry\r
 178   * @{\r
 179   */\r
 180 #define PWR_SLEEPENTRY_WFI             ((uint8_t)0x01)\r
 181 #define PWR_SLEEPENTRY_WFE             ((uint8_t)0x02)\r
 182 \r
 183 /**\r
 184   * @}\r
 185   */\r
 186 \r
 187 /** @defgroup PWR_STOP_mode_entry PWR STOP mode entry\r
 188   * @{\r
 189   */\r
 190 #define PWR_STOPENTRY_WFI              ((uint8_t)0x01)\r
 191 #define PWR_STOPENTRY_WFE              ((uint8_t)0x02)\r
 192 \r
 193 /**\r
 194   * @}\r
 195   */\r
 196 \r
 197 /** @defgroup PWR_Regulator_Voltage_Scale PWR Regulator Voltage Scale\r
 198   * @{\r
 199   */\r
 200 \r
 201 #define PWR_REGULATOR_VOLTAGE_SCALE1       PWR_CR_VOS_0\r
 202 #define PWR_REGULATOR_VOLTAGE_SCALE2       PWR_CR_VOS_1\r
 203 #define PWR_REGULATOR_VOLTAGE_SCALE3       PWR_CR_VOS\r
 204 \r
 205 \r
 206 /**\r
 207   * @}\r
 208   */\r
 209 \r
 210 /** @defgroup PWR_Flag PWR Flag\r
 211   * @{\r
 212   */\r
 213 #define PWR_FLAG_WU                    PWR_CSR_WUF\r
 214 #define PWR_FLAG_SB                    PWR_CSR_SBF\r
 215 #define PWR_FLAG_PVDO                  PWR_CSR_PVDO\r
 216 #define PWR_FLAG_VREFINTRDY            PWR_CSR_VREFINTRDYF\r
 217 #define PWR_FLAG_VOS                   PWR_CSR_VOSF\r
 218 #define PWR_FLAG_REGLP                 PWR_CSR_REGLPF\r
 219 \r
 220 /**\r
 221   * @}\r
 222   */\r
 223 \r
 224 /**\r
 225   * @}\r
 226   */\r
 227 \r
 228 /* Exported macro ------------------------------------------------------------*/\r
 229 /** @defgroup PWR_Exported_Macros PWR Exported Macros\r
 230   * @{\r
 231   */\r
 232 \r
 233 /** @brief  macros configure the main internal regulator output voltage.\r
 234   * @param  __REGULATOR__ specifies the regulator output voltage to achieve\r
 235   *         a tradeoff between performance and power consumption when the device does\r
 236   *         not operate at the maximum frequency (refer to the datasheets for more details).\r
 237   *          This parameter can be one of the following values:\r
 238   *            @arg PWR_REGULATOR_VOLTAGE_SCALE1: Regulator voltage output Scale 1 mode,\r
 239   *                                                System frequency up to 32 MHz.\r
 240   *            @arg PWR_REGULATOR_VOLTAGE_SCALE2: Regulator voltage output Scale 2 mode,\r
 241   *                                                System frequency up to 16 MHz.\r
 242   *            @arg PWR_REGULATOR_VOLTAGE_SCALE3: Regulator voltage output Scale 3 mode,\r
 243   *                                                System frequency up to 4.2 MHz\r
 244   * @retval None\r
 245   */\r
 246 #define __HAL_PWR_VOLTAGESCALING_CONFIG(__REGULATOR__) (MODIFY_REG(PWR->CR, PWR_CR_VOS, (__REGULATOR__)))\r
 247 \r
 248 /** @brief  Check PWR flag is set or not.\r
 249   * @param  __FLAG__ specifies the flag to check.\r
 250   *           This parameter can be one of the following values:\r
 251   *            @arg PWR_FLAG_WU: Wake Up flag. This flag indicates that a wakeup event\r
 252   *                  was received from the WKUP pin or from the RTC alarm (Alarm B),\r
 253   *                  RTC Tamper event, RTC TimeStamp event or RTC Wakeup.\r
 254   *                  An additional wakeup event is detected if the WKUP pin is enabled\r
 255   *                  (by setting the EWUP bit) when the WKUP pin level is already high.\r
 256   *            @arg PWR_FLAG_SB: StandBy flag. This flag indicates that the system was\r
 257   *                  resumed from StandBy mode.\r
 258   *            @arg PWR_FLAG_PVDO: PVD Output. This flag is valid only if PVD is enabled\r
 259   *                  by the HAL_PWR_EnablePVD() function. The PVD is stopped by Standby mode\r
 260   *                  For this reason, this bit is equal to 0 after Standby or reset\r
 261   *                  until the PVDE bit is set.\r
 262   *            @arg PWR_FLAG_VREFINTRDY: Internal voltage reference (VREFINT) ready flag.\r
 263   *                 This bit indicates the state of the internal voltage reference, VREFINT.\r
 264   *            @arg PWR_FLAG_VOS: Voltage Scaling select flag. A delay is required for\r
 265   *                 the internal regulator to be ready after the voltage range is changed.\r
 266   *                 The VOSF bit indicates that the regulator has reached the voltage level\r
 267   *                 defined with bits VOS of PWR_CR register.\r
 268   *            @arg PWR_FLAG_REGLP: Regulator LP flag. When the MCU exits from Low power run\r
 269   *                 mode, this bit stays at 1 until the regulator is ready in main mode.\r
 270   *                 A polling on this bit is recommended to wait for the regulator main mode.\r
 271   *                 This bit is reset by hardware when the regulator is ready.\r
 272   * @retval The new state of __FLAG__ (TRUE or FALSE).\r
 273   */\r
 274 #define __HAL_PWR_GET_FLAG(__FLAG__) ((PWR->CSR & (__FLAG__)) == (__FLAG__))\r
 275 \r
 276 /** @brief  Clear the PWR's pending flags.\r
 277   * @param  __FLAG__ specifies the flag to clear.\r
 278   *          This parameter can be one of the following values:\r
 279   *            @arg PWR_FLAG_WU: Wake Up flag\r
 280   *            @arg PWR_FLAG_SB: StandBy flag\r
 281   */\r
 282 #define __HAL_PWR_CLEAR_FLAG(__FLAG__) SET_BIT(PWR->CR, ((__FLAG__) << 2))\r
 283 \r
 284 /**\r
 285   * @brief Enable interrupt on PVD Exti Line 16.\r
 286   * @retval None.\r
 287   */\r
 288 #define __HAL_PWR_PVD_EXTI_ENABLE_IT()      SET_BIT(EXTI->IMR, PWR_EXTI_LINE_PVD)\r
 289 \r
 290 /**\r
 291   * @brief Disable interrupt on PVD Exti Line 16.\r
 292   * @retval None.\r
 293   */\r
 294 #define __HAL_PWR_PVD_EXTI_DISABLE_IT()     CLEAR_BIT(EXTI->IMR, PWR_EXTI_LINE_PVD)\r
 295 \r
 296 /**\r
 297   * @brief Enable event on PVD Exti Line 16.\r
 298   * @retval None.\r
 299   */\r
 300 #define __HAL_PWR_PVD_EXTI_ENABLE_EVENT()   SET_BIT(EXTI->EMR, PWR_EXTI_LINE_PVD)\r
 301 \r
 302 /**\r
 303   * @brief Disable event on PVD Exti Line 16.\r
 304   * @retval None.\r
 305   */\r
 306 #define __HAL_PWR_PVD_EXTI_DISABLE_EVENT()  CLEAR_BIT(EXTI->EMR, PWR_EXTI_LINE_PVD)\r
 307 \r
 308 \r
 309 /**\r
 310   * @brief  PVD EXTI line configuration: set falling edge trigger.\r
 311   * @retval None.\r
 312   */\r
 313 #define __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE()  SET_BIT(EXTI->FTSR, PWR_EXTI_LINE_PVD)\r
 314 \r
 315 \r
 316 /**\r
 317   * @brief Disable the PVD Extended Interrupt Falling Trigger.\r
 318   * @retval None.\r
 319   */\r
 320 #define __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE()  CLEAR_BIT(EXTI->FTSR, PWR_EXTI_LINE_PVD)\r
 321 \r
 322 \r
 323 /**\r
 324   * @brief  PVD EXTI line configuration: set rising edge trigger.\r
 325   * @retval None.\r
 326   */\r
 327 #define __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE()   SET_BIT(EXTI->RTSR, PWR_EXTI_LINE_PVD)\r
 328 \r
 329 /**\r
 330   * @brief Disable the PVD Extended Interrupt Rising Trigger.\r
 331   * @retval None.\r
 332   */\r
 333 #define __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE()  CLEAR_BIT(EXTI->RTSR, PWR_EXTI_LINE_PVD)\r
 334 \r
 335 /**\r
 336   * @brief  PVD EXTI line configuration: set rising & falling edge trigger.\r
 337   * @retval None.\r
 338   */\r
 339 #define __HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE()  \\r
 340   do {                                                   \\r
 341     __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();             \\r
 342     __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();            \\r
 343   } while(0)\r
 344 \r
 345 /**\r
 346   * @brief Disable the PVD Extended Interrupt Rising & Falling Trigger.\r
 347   * @retval None.\r
 348   */\r
 349 #define __HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE()  \\r
 350   do {                                                    \\r
 351     __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();             \\r
 352     __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();            \\r
 353   } while(0)\r
 354 \r
 355 \r
 356 \r
 357 /**\r
 358   * @brief Check whether the specified PVD EXTI interrupt flag is set or not.\r
 359   * @retval EXTI PVD Line Status.\r
 360   */\r
 361 #define __HAL_PWR_PVD_EXTI_GET_FLAG()       (EXTI->PR & (PWR_EXTI_LINE_PVD))\r
 362 \r
 363 /**\r
 364   * @brief Clear the PVD EXTI flag.\r
 365   * @retval None.\r
 366   */\r
 367 #define __HAL_PWR_PVD_EXTI_CLEAR_FLAG()     (EXTI->PR = (PWR_EXTI_LINE_PVD))\r
 368 \r
 369 /**\r
 370   * @brief Generate a Software interrupt on selected EXTI line.\r
 371   * @retval None.\r
 372   */\r
 373 #define __HAL_PWR_PVD_EXTI_GENERATE_SWIT()  SET_BIT(EXTI->SWIER, PWR_EXTI_LINE_PVD)\r
 374 \r
 375 /**\r
 376   * @}\r
 377   */\r
 378 \r
 379 /* Private macro -------------------------------------------------------------*/\r
 380 /** @defgroup PWR_Private_Macros PWR Private Macros\r
 381   * @{\r
 382   */\r
 383 \r
 384 #define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLEVEL_0) || ((LEVEL) == PWR_PVDLEVEL_1)|| \\r
 385                                  ((LEVEL) == PWR_PVDLEVEL_2) || ((LEVEL) == PWR_PVDLEVEL_3)|| \\r
 386                                  ((LEVEL) == PWR_PVDLEVEL_4) || ((LEVEL) == PWR_PVDLEVEL_5)|| \\r
 387                                  ((LEVEL) == PWR_PVDLEVEL_6) || ((LEVEL) == PWR_PVDLEVEL_7))\r
 388 \r
 389 \r
 390 #define IS_PWR_PVD_MODE(MODE) (((MODE) == PWR_PVD_MODE_IT_RISING)|| ((MODE) == PWR_PVD_MODE_IT_FALLING) || \\r
 391                               ((MODE) == PWR_PVD_MODE_IT_RISING_FALLING) || ((MODE) == PWR_PVD_MODE_EVENT_RISING) || \\r
 392                               ((MODE) == PWR_PVD_MODE_EVENT_FALLING) || ((MODE) == PWR_PVD_MODE_EVENT_RISING_FALLING) || \\r
 393                               ((MODE) == PWR_PVD_MODE_NORMAL))\r
 394 \r
 395 #define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_MAINREGULATOR_ON) || \\r
 396                                      ((REGULATOR) == PWR_LOWPOWERREGULATOR_ON))\r
 397 \r
 398 \r
 399 #define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPENTRY_WFI) || ((ENTRY) == PWR_SLEEPENTRY_WFE))\r
 400 \r
 401 #define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPENTRY_WFI) || ((ENTRY) == PWR_STOPENTRY_WFE) )\r
 402 \r
 403 #define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\r
 404                                              ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2) || \\r
 405                                              ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE3))\r
 406 \r
 407 \r
 408 /**\r
 409   * @}\r
 410   */\r
 411 \r
 412 \r
 413 \r
 414 /* Include PWR HAL Extension module */\r
 415 #include "stm32l1xx_hal_pwr_ex.h"\r
 416 \r
 417 /* Exported functions --------------------------------------------------------*/\r
 418 \r
 419 /** @addtogroup PWR_Exported_Functions PWR Exported Functions\r
 420   * @{\r
 421   */\r
 422 \r
 423 /** @addtogroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r
 424   * @{\r
 425   */\r
 426 \r
 427 /* Initialization and de-initialization functions *******************************/\r
 428 void HAL_PWR_DeInit(void);\r
 429 void HAL_PWR_EnableBkUpAccess(void);\r
 430 void HAL_PWR_DisableBkUpAccess(void);\r
 431 \r
 432 /**\r
 433   * @}\r
 434   */\r
 435 \r
 436 /** @addtogroup PWR_Exported_Functions_Group2 Peripheral Control functions\r
 437   * @{\r
 438   */\r
 439 \r
 440 /* Peripheral Control functions  ************************************************/\r
 441 void HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD);\r
 442 void HAL_PWR_EnablePVD(void);\r
 443 void HAL_PWR_DisablePVD(void);\r
 444 \r
 445 /* WakeUp pins configuration functions ****************************************/\r
 446 void HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinx);\r
 447 void HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx);\r
 448 \r
 449 /* Low Power modes configuration functions ************************************/\r
 450 void HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry);\r
 451 void HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry);\r
 452 void HAL_PWR_EnterSTANDBYMode(void);\r
 453 \r
 454 void HAL_PWR_EnableSleepOnExit(void);\r
 455 void HAL_PWR_DisableSleepOnExit(void);\r
 456 void HAL_PWR_EnableSEVOnPend(void);\r
 457 void HAL_PWR_DisableSEVOnPend(void);\r
 458 \r
 459 \r
 460 \r
 461 void HAL_PWR_PVD_IRQHandler(void);\r
 462 void HAL_PWR_PVDCallback(void);\r
 463 /**\r
 464   * @}\r
 465   */\r
 466 \r
 467 /**\r
 468   * @}\r
 469   */\r
 470 \r
 471 /**\r
 472   * @}\r
 473   */\r
 474 \r
 475 /**\r
 476   * @}\r
 477   */\r
 478 \r
 479 #ifdef __cplusplus\r
 480 }\r
 481 #endif\r
 482 \r
 483 \r
 484 #endif /* __STM32L1xx_HAL_PWR_H */\r
 485 \r
 486 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r