git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_R4_RM48_TMS570_CCS5/Library/het.h

   1 /*\r
   2     FreeRTOS V7.0.2 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3 \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 \r
  55 #ifndef __HET_H__\r
  56 #define __HET_H__\r
  57 \r
  58 #include "gio.h"\r
  59 \r
  60 /** @struct hetBase\r
  61 *   @brief HET Register Definition\r
  62 *\r
  63 *   This structure is used to access the HET module egisters.\r
  64 */\r
  65 /** @typedef hetBASE_t\r
  66 *   @brief HET Register Frame Type Definition\r
  67 *\r
  68 *   This type is used to access the HET Registers.\r
  69 */\r
  70 typedef volatile struct hetBase\r
  71 {\r
  72     unsigned GCR;     /**< 0x0000: Global control register              */\r
  73     unsigned PFR;     /**< 0x0004: Prescale factor register             */\r
  74     unsigned ADDR;    /**< 0x0008: Current address register             */\r
  75     unsigned OFF1;    /**< 0x000C: Interrupt offset register 1          */\r
  76     unsigned OFF2;    /**< 0x0010: Interrupt offset register 2          */\r
  77     unsigned INTENAS; /**< 0x0014: Interrupt enable set register        */\r
  78     unsigned INTENAC; /**< 0x0018: Interrupt enable clear register      */\r
  79     unsigned EXC1;    /**< 0x001C: Exeption control register 1          */\r
  80     unsigned EXC2;    /**< 0x0020: Exeption control register 2          */\r
  81     unsigned PRY;     /**< 0x0024: Interrupt priority register          */\r
  82     unsigned FLG;     /**< 0x0028: Interrupt flag register              */\r
  83     unsigned : 32U;   /**< 0x002C: Reserved                             */\r
  84     unsigned : 32U;   /**< 0x0030: Reserved                             */\r
  85     unsigned HRSH;    /**< 0x0034: High resoltion share register        */\r
  86     unsigned XOR;     /**< 0x0038: XOR share register                   */\r
  87     unsigned REQENS;  /**< 0x003C: Request enable set register          */\r
  88     unsigned REQENC;  /**< 0x0040: Request enable clear register        */\r
  89     unsigned REQDS;   /**< 0x0044: Request destination select register  */\r
  90     unsigned : 32U;   /**< 0x0048: Reserved                             */\r
  91     unsigned DIR;     /**< 0x004C: Direction register                   */\r
  92     unsigned DIN;     /**< 0x0050: Data input register                  */\r
  93     unsigned DOUT;    /**< 0x0054: Data output register                 */\r
  94     unsigned DSET;    /**< 0x0058: Data output set register             */\r
  95     unsigned DCLR;    /**< 0x005C: Data output clear register           */\r
  96     unsigned PDR;     /**< 0x0060: Open drain register                  */\r
  97     unsigned PULDIS;  /**< 0x0064: Pull disable register                */\r
  98     unsigned PSL;     /**< 0x0068: Pull select register                 */\r
  99     unsigned : 32U;   /**< 0x006C: Reserved                             */\r
 100     unsigned : 32U;   /**< 0x0070: Reserved                             */\r
 101     unsigned PCREG;   /**< 0x0074: Parity control register              */\r
 102     unsigned PAR;     /**< 0x0078: Parity address register              */\r
 103     unsigned PPR;     /**< 0x007C: Parity pin select register           */\r
 104     unsigned SFPRLD;  /**< 0x0080: Suppression filter preload register  */\r
 105     unsigned SFENA;   /**< 0x0084: Suppression filter enable register   */\r
 106     unsigned : 32U;   /**< 0x0088: Reserved                             */\r
 107     unsigned LBPSEL;  /**< 0x008C: Loop back pair select register       */\r
 108     unsigned LBPDIR;  /**< 0x0090: Loop back pair direction register    */\r
 109 } hetBASE_t;\r
 110 \r
 111 \r
 112 /** @def hetREG\r
 113 *   @brief HET Register Frame Pointer\r
 114 *\r
 115 *   This pointer is used by the HET driver to access the het module registers.\r
 116 */\r
 117 #define hetREG ((hetBASE_t *)0xFFF7B800U)\r
 118 \r
 119 \r
 120 /** @def hetPORT\r
 121 *   @brief HET GIO Port Register Pointer\r
 122 *\r
 123 *   Pointer used by the GIO driver to access I/O PORT of HET\r
 124 *   (use the GIO drivers to access the port pins).\r
 125 */\r
 126 #define hetPORT ((gioPORT_t *)0xFFF7B84CU)\r
 127 \r
 128 #endif\r