git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc2 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __VFP_FP__\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #ifndef configSYSTICK_CLOCK_HZ\r
  83         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  84         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  85         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  86 #else\r
  87         /* The way the SysTick is clocked is not modified in case it is not the same\r
  88         as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  90 #endif\r
  91 \r
  92 /* Constants required to manipulate the core.  Registers first... */\r
  93 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  94 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  95 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  96 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  97 /* ...then bits in the registers. */\r
  98 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  99 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 100 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 101 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 102 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 103 \r
 104 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
 105 r0p1 port. */\r
 106 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
 107 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
 108 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
 109 \r
 110 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 111 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 112 \r
 113 /* Constants required to check the validity of an interrupt priority. */\r
 114 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 115 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 116 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 117 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 118 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 119 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 120 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 121 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 122 \r
 123 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 124 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 125 \r
 126 /* Constants required to manipulate the VFP. */\r
 127 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 128 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 129 \r
 130 /* Constants required to set up the initial stack. */\r
 131 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 132 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 133 \r
 134 /* The systick is a 24-bit counter. */\r
 135 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 136 \r
 137 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 138 occurred while the SysTick counter is stopped during tickless idle\r
 139 calculations. */\r
 140 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 141 \r
 142 /* Let the user override the pre-loading of the initial LR with the address of\r
 143 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 144 debugger. */\r
 145 #ifdef configTASK_RETURN_ADDRESS\r
 146         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 147 #else\r
 148         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 149 #endif\r
 150 \r
 151 /* Each task maintains its own interrupt status in the critical nesting\r
 152 variable. */\r
 153 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 154 \r
 155 /*\r
 156  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 157  * file is weak to allow application writers to change the timer used to\r
 158  * generate the tick interrupt.\r
 159  */\r
 160 void vPortSetupTimerInterrupt( void );\r
 161 \r
 162 /*\r
 163  * Exception handlers.\r
 164  */\r
 165 void xPortPendSVHandler( void ) __attribute__ (( naked ));\r
 166 void xPortSysTickHandler( void );\r
 167 void vPortSVCHandler( void ) __attribute__ (( naked ));\r
 168 \r
 169 /*\r
 170  * Start first task is a separate function so it can be tested in isolation.\r
 171  */\r
 172 static void prvPortStartFirstTask( void ) __attribute__ (( naked ));\r
 173 \r
 174 /*\r
 175  * Function to enable the VFP.\r
 176  */\r
 177  static void vPortEnableVFP( void ) __attribute__ (( naked ));\r
 178 \r
 179 /*\r
 180  * Used to catch tasks that attempt to return from their implementing function.\r
 181  */\r
 182 static void prvTaskExitError( void );\r
 183 \r
 184 /*-----------------------------------------------------------*/\r
 185 \r
 186 /*\r
 187  * The number of SysTick increments that make up one tick period.\r
 188  */\r
 189 #if configUSE_TICKLESS_IDLE == 1\r
 190         static uint32_t ulTimerCountsForOneTick = 0;\r
 191 #endif /* configUSE_TICKLESS_IDLE */\r
 192 \r
 193 /*\r
 194  * The maximum number of tick periods that can be suppressed is limited by the\r
 195  * 24 bit resolution of the SysTick timer.\r
 196  */\r
 197 #if configUSE_TICKLESS_IDLE == 1\r
 198         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 199 #endif /* configUSE_TICKLESS_IDLE */\r
 200 \r
 201 /*\r
 202  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 203  * power functionality only.\r
 204  */\r
 205 #if configUSE_TICKLESS_IDLE == 1\r
 206         static uint32_t ulStoppedTimerCompensation = 0;\r
 207 #endif /* configUSE_TICKLESS_IDLE */\r
 208 \r
 209 /*\r
 210  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 211  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 212  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 213  */\r
 214 #if ( configASSERT_DEFINED == 1 )\r
 215          static uint8_t ucMaxSysCallPriority = 0;\r
 216          static uint32_t ulMaxPRIGROUPValue = 0;\r
 217          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 218 #endif /* configASSERT_DEFINED */\r
 219 \r
 220 /*-----------------------------------------------------------*/\r
 221 \r
 222 /*\r
 223  * See header file for description.\r
 224  */\r
 225 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 226 {\r
 227         /* Simulate the stack frame as it would be created by a context switch\r
 228         interrupt. */\r
 229 \r
 230         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 231         of interrupts, and to ensure alignment. */\r
 232         pxTopOfStack--;\r
 233 \r
 234         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 235         pxTopOfStack--;\r
 236         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 237         pxTopOfStack--;\r
 238         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 239 \r
 240         /* Save code space by skipping register initialisation. */\r
 241         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 242         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 243 \r
 244         /* A save method is being used that requires each task to maintain its\r
 245         own exec return value. */\r
 246         pxTopOfStack--;\r
 247         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 248 \r
 249         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 250 \r
 251         return pxTopOfStack;\r
 252 }\r
 253 /*-----------------------------------------------------------*/\r
 254 \r
 255 static void prvTaskExitError( void )\r
 256 {\r
 257         /* A function that implements a task must not exit or attempt to return to\r
 258         its caller as there is nothing to return to.  If a task wants to exit it\r
 259         should instead call vTaskDelete( NULL ).\r
 260 \r
 261         Artificially force an assert() to be triggered if configASSERT() is\r
 262         defined, then stop here so application writers can catch the error. */\r
 263         configASSERT( uxCriticalNesting == ~0UL );\r
 264         portDISABLE_INTERRUPTS();\r
 265         for( ;; );\r
 266 }\r
 267 /*-----------------------------------------------------------*/\r
 268 \r
 269 void vPortSVCHandler( void )\r
 270 {\r
 271         __asm volatile (\r
 272                                         "       ldr     r3, pxCurrentTCBConst2          \n" /* Restore the context. */\r
 273                                         "       ldr r1, [r3]                                    \n" /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 274                                         "       ldr r0, [r1]                                    \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 275                                         "       ldmia r0!, {r4-r11, r14}                \n" /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 276                                         "       msr psp, r0                                             \n" /* Restore the task stack pointer. */\r
 277                                         "       isb                                                             \n"\r
 278                                         "       mov r0, #0                                              \n"\r
 279                                         "       msr     basepri, r0                                     \n"\r
 280                                         "       bx r14                                                  \n"\r
 281                                         "                                                                       \n"\r
 282                                         "       .align 4                                                \n"\r
 283                                         "pxCurrentTCBConst2: .word pxCurrentTCB                         \n"\r
 284                                 );\r
 285 }\r
 286 /*-----------------------------------------------------------*/\r
 287 \r
 288 static void prvPortStartFirstTask( void )\r
 289 {\r
 290         __asm volatile(\r
 291                                         " ldr r0, =0xE000ED08   \n" /* Use the NVIC offset register to locate the stack. */\r
 292                                         " ldr r0, [r0]                  \n"\r
 293                                         " ldr r0, [r0]                  \n"\r
 294                                         " msr msp, r0                   \n" /* Set the msp back to the start of the stack. */\r
 295                                         " cpsie i                               \n" /* Globally enable interrupts. */\r
 296                                         " cpsie f                               \n"\r
 297                                         " dsb                                   \n"\r
 298                                         " isb                                   \n"\r
 299                                         " svc 0                                 \n" /* System call to start first task. */\r
 300                                         " nop                                   \n"\r
 301                                 );\r
 302 }\r
 303 /*-----------------------------------------------------------*/\r
 304 \r
 305 /*\r
 306  * See header file for description.\r
 307  */\r
 308 BaseType_t xPortStartScheduler( void )\r
 309 {\r
 310         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 311         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 312         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 313 \r
 314         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 315         the r0p1 parts.  r0p1 parts should use the port from the\r
 316         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 317         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 318         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 319 \r
 320         #if( configASSERT_DEFINED == 1 )\r
 321         {\r
 322                 volatile uint32_t ulOriginalPriority;\r
 323                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 324                 volatile uint8_t ucMaxPriorityValue;\r
 325 \r
 326                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 327                 functions can be called.  ISR safe functions are those that end in\r
 328                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 329                 ensure interrupt entry is as fast and simple as possible.\r
 330 \r
 331                 Save the interrupt priority value that is about to be clobbered. */\r
 332                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 333 \r
 334                 /* Determine the number of priority bits available.  First write to all\r
 335                 possible bits. */\r
 336                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 337 \r
 338                 /* Read the value back to see how many bits stuck. */\r
 339                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 340 \r
 341                 /* Use the same mask on the maximum system call priority. */\r
 342                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 343 \r
 344                 /* Calculate the maximum acceptable priority group value for the number\r
 345                 of bits read back. */\r
 346                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 347                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 348                 {\r
 349                         ulMaxPRIGROUPValue--;\r
 350                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 351                 }\r
 352 \r
 353                 /* Shift the priority group value back to its position within the AIRCR\r
 354                 register. */\r
 355                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 356                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 357 \r
 358                 /* Restore the clobbered interrupt priority register to its original\r
 359                 value. */\r
 360                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 361         }\r
 362         #endif /* conifgASSERT_DEFINED */\r
 363 \r
 364         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 365         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 366         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 367 \r
 368         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 369         here already. */\r
 370         vPortSetupTimerInterrupt();\r
 371 \r
 372         /* Initialise the critical nesting count ready for the first task. */\r
 373         uxCriticalNesting = 0;\r
 374 \r
 375         /* Ensure the VFP is enabled - it should be anyway. */\r
 376         vPortEnableVFP();\r
 377 \r
 378         /* Lazy save always. */\r
 379         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 380 \r
 381         /* Start the first task. */\r
 382         prvPortStartFirstTask();\r
 383 \r
 384         /* Should never get here as the tasks will now be executing!  Call the task\r
 385         exit error function to prevent compiler warnings about a static function\r
 386         not being called in the case that the application writer overrides this\r
 387         functionality by defining configTASK_RETURN_ADDRESS. */\r
 388         prvTaskExitError();\r
 389 \r
 390         /* Should not get here! */\r
 391         return 0;\r
 392 }\r
 393 /*-----------------------------------------------------------*/\r
 394 \r
 395 void vPortEndScheduler( void )\r
 396 {\r
 397         /* Not implemented in ports where there is nothing to return to.\r
 398         Artificially force an assert. */\r
 399         configASSERT( uxCriticalNesting == 1000UL );\r
 400 }\r
 401 /*-----------------------------------------------------------*/\r
 402 \r
 403 void vPortEnterCritical( void )\r
 404 {\r
 405         portDISABLE_INTERRUPTS();\r
 406         uxCriticalNesting++;\r
 407 \r
 408         /* This is not the interrupt safe version of the enter critical function so\r
 409         assert() if it is being called from an interrupt context.  Only API\r
 410         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 411         the critical nesting count is 1 to protect against recursive calls if the\r
 412         assert function also uses a critical section. */\r
 413         if( uxCriticalNesting == 1 )\r
 414         {\r
 415                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 416         }\r
 417 }\r
 418 /*-----------------------------------------------------------*/\r
 419 \r
 420 void vPortExitCritical( void )\r
 421 {\r
 422         configASSERT( uxCriticalNesting );\r
 423         uxCriticalNesting--;\r
 424         if( uxCriticalNesting == 0 )\r
 425         {\r
 426                 portENABLE_INTERRUPTS();\r
 427         }\r
 428 }\r
 429 /*-----------------------------------------------------------*/\r
 430 \r
 431 void xPortPendSVHandler( void )\r
 432 {\r
 433         /* This is a naked function. */\r
 434 \r
 435         __asm volatile\r
 436         (\r
 437         "       mrs r0, psp                                                     \n"\r
 438         "       isb                                                                     \n"\r
 439         "                                                                               \n"\r
 440         "       ldr     r3, pxCurrentTCBConst                   \n" /* Get the location of the current TCB. */\r
 441         "       ldr     r2, [r3]                                                \n"\r
 442         "                                                                               \n"\r
 443         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 444         "       it eq                                                           \n"\r
 445         "       vstmdbeq r0!, {s16-s31}                         \n"\r
 446         "                                                                               \n"\r
 447         "       stmdb r0!, {r4-r11, r14}                        \n" /* Save the core registers. */\r
 448         "                                                                               \n"\r
 449         "       str r0, [r2]                                            \n" /* Save the new top of stack into the first member of the TCB. */\r
 450         "                                                                               \n"\r
 451         "       stmdb sp!, {r3}                                         \n"\r
 452         "       mov r0, %0                                                      \n"\r
 453         "       msr basepri, r0                                         \n"\r
 454         "       dsb                                                                     \n"\r
 455         "       isb                                                                     \n"\r
 456         "       bl vTaskSwitchContext                           \n"\r
 457         "       mov r0, #0                                                      \n"\r
 458         "       msr basepri, r0                                         \n"\r
 459         "       ldmia sp!, {r3}                                         \n"\r
 460         "                                                                               \n"\r
 461         "       ldr r1, [r3]                                            \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 462         "       ldr r0, [r1]                                            \n"\r
 463         "                                                                               \n"\r
 464         "       ldmia r0!, {r4-r11, r14}                        \n" /* Pop the core registers. */\r
 465         "                                                                               \n"\r
 466         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, pop the high vfp registers too. */\r
 467         "       it eq                                                           \n"\r
 468         "       vldmiaeq r0!, {s16-s31}                         \n"\r
 469         "                                                                               \n"\r
 470         "       msr psp, r0                                                     \n"\r
 471         "       isb                                                                     \n"\r
 472         "                                                                               \n"\r
 473         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata workaround. */\r
 474                 #if WORKAROUND_PMU_CM001 == 1\r
 475         "                       push { r14 }                            \n"\r
 476         "                       pop { pc }                                      \n"\r
 477                 #endif\r
 478         #endif\r
 479         "                                                                               \n"\r
 480         "       bx r14                                                          \n"\r
 481         "                                                                               \n"\r
 482         "       .align 4                                                        \n"\r
 483         "pxCurrentTCBConst: .word pxCurrentTCB  \n"\r
 484         ::"i"(configMAX_SYSCALL_INTERRUPT_PRIORITY)\r
 485         );\r
 486 }\r
 487 /*-----------------------------------------------------------*/\r
 488 \r
 489 void xPortSysTickHandler( void )\r
 490 {\r
 491         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 492         executes all interrupts must be unmasked.  There is therefore no need to\r
 493         save and then restore the interrupt mask value as its value is already\r
 494         known. */\r
 495         portDISABLE_INTERRUPTS();\r
 496         {\r
 497                 /* Increment the RTOS tick. */\r
 498                 if( xTaskIncrementTick() != pdFALSE )\r
 499                 {\r
 500                         /* A context switch is required.  Context switching is performed in\r
 501                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 502                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 503                 }\r
 504         }\r
 505         portENABLE_INTERRUPTS();\r
 506 }\r
 507 /*-----------------------------------------------------------*/\r
 508 \r
 509 #if configUSE_TICKLESS_IDLE == 1\r
 510 \r
 511         __attribute__((weak)) void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 512         {\r
 513         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 514         TickType_t xModifiableIdleTime;\r
 515 \r
 516                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 517                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 518                 {\r
 519                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 520                 }\r
 521 \r
 522                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 523                 is accounted for as best it can be, but using the tickless mode will\r
 524                 inevitably result in some tiny drift of the time maintained by the\r
 525                 kernel with respect to calendar time. */\r
 526                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 527 \r
 528                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 529                 tick periods.  -1 is used because this code will execute part way\r
 530                 through one of the tick periods. */\r
 531                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 532                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 533                 {\r
 534                         ulReloadValue -= ulStoppedTimerCompensation;\r
 535                 }\r
 536 \r
 537                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 538                 method as that will mask interrupts that should exit sleep mode. */\r
 539                 __asm volatile( "cpsid i" );\r
 540 \r
 541                 /* If a context switch is pending or a task is waiting for the scheduler\r
 542                 to be unsuspended then abandon the low power entry. */\r
 543                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 544                 {\r
 545                         /* Restart from whatever is left in the count register to complete\r
 546                         this tick period. */\r
 547                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 548 \r
 549                         /* Restart SysTick. */\r
 550                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 551 \r
 552                         /* Reset the reload register to the value required for normal tick\r
 553                         periods. */\r
 554                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 555 \r
 556                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 557                         above. */\r
 558                         __asm volatile( "cpsie i" );\r
 559                 }\r
 560                 else\r
 561                 {\r
 562                         /* Set the new reload value. */\r
 563                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 564 \r
 565                         /* Clear the SysTick count flag and set the count value back to\r
 566                         zero. */\r
 567                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 568 \r
 569                         /* Restart SysTick. */\r
 570                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 571 \r
 572                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 573                         set its parameter to 0 to indicate that its implementation contains\r
 574                         its own wait for interrupt or wait for event instruction, and so wfi\r
 575                         should not be executed again.  However, the original expected idle\r
 576                         time variable must remain unmodified, so a copy is taken. */\r
 577                         xModifiableIdleTime = xExpectedIdleTime;\r
 578                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 579                         if( xModifiableIdleTime > 0 )\r
 580                         {\r
 581                                 __asm volatile( "dsb" );\r
 582                                 __asm volatile( "wfi" );\r
 583                                 __asm volatile( "isb" );\r
 584                         }\r
 585                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 586 \r
 587                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 588                         accounted for as best it can be, but using the tickless mode will\r
 589                         inevitably result in some tiny drift of the time maintained by the\r
 590                         kernel with respect to calendar time. */\r
 591                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 592                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 593 \r
 594                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 595                         above. */\r
 596                         __asm volatile( "cpsie i" );\r
 597 \r
 598                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 599                         {\r
 600                                 uint32_t ulCalculatedLoadValue;\r
 601 \r
 602                                 /* The tick interrupt has already executed, and the SysTick\r
 603                                 count reloaded with ulReloadValue.  Reset the\r
 604                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 605                                 period. */\r
 606                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 607 \r
 608                                 /* Don't allow a tiny value, or values that have somehow\r
 609                                 underflowed because the post sleep hook did something\r
 610                                 that took too long. */\r
 611                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 612                                 {\r
 613                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 614                                 }\r
 615 \r
 616                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 617 \r
 618                                 /* The tick interrupt handler will already have pended the tick\r
 619                                 processing in the kernel.  As the pending tick will be\r
 620                                 processed as soon as this function exits, the tick value\r
 621                                 maintained by the tick is stepped forward by one less than the\r
 622                                 time spent waiting. */\r
 623                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 624                         }\r
 625                         else\r
 626                         {\r
 627                                 /* Something other than the tick interrupt ended the sleep.\r
 628                                 Work out how long the sleep lasted rounded to complete tick\r
 629                                 periods (not the ulReload value which accounted for part\r
 630                                 ticks). */\r
 631                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 632 \r
 633                                 /* How many complete tick periods passed while the processor\r
 634                                 was waiting? */\r
 635                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 636 \r
 637                                 /* The reload value is set to whatever fraction of a single tick\r
 638                                 period remains. */\r
 639                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 640                         }\r
 641 \r
 642                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 643                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 644                         value.  The critical section is used to ensure the tick interrupt\r
 645                         can only execute once in the case that the reload register is near\r
 646                         zero. */\r
 647                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 648                         portENTER_CRITICAL();\r
 649                         {\r
 650                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 651                                 vTaskStepTick( ulCompleteTickPeriods );\r
 652                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 653                         }\r
 654                         portEXIT_CRITICAL();\r
 655                 }\r
 656         }\r
 657 \r
 658 #endif /* #if configUSE_TICKLESS_IDLE */\r
 659 /*-----------------------------------------------------------*/\r
 660 \r
 661 /*\r
 662  * Setup the systick timer to generate the tick interrupts at the required\r
 663  * frequency.\r
 664  */\r
 665 __attribute__(( weak )) void vPortSetupTimerInterrupt( void )\r
 666 {\r
 667         /* Calculate the constants required to configure the tick interrupt. */\r
 668         #if configUSE_TICKLESS_IDLE == 1\r
 669         {\r
 670                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 671                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 672                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 673         }\r
 674         #endif /* configUSE_TICKLESS_IDLE */\r
 675 \r
 676         /* Configure SysTick to interrupt at the requested rate. */\r
 677         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 678         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 679 }\r
 680 /*-----------------------------------------------------------*/\r
 681 \r
 682 /* This is a naked function. */\r
 683 static void vPortEnableVFP( void )\r
 684 {\r
 685         __asm volatile\r
 686         (\r
 687                 "       ldr.w r0, =0xE000ED88           \n" /* The FPU enable bits are in the CPACR. */\r
 688                 "       ldr r1, [r0]                            \n"\r
 689                 "                                                               \n"\r
 690                 "       orr r1, r1, #( 0xf << 20 )      \n" /* Enable CP10 and CP11 coprocessors, then save back. */\r
 691                 "       str r1, [r0]                            \n"\r
 692                 "       bx r14                                          "\r
 693         );\r
 694 }\r
 695 /*-----------------------------------------------------------*/\r
 696 \r
 697 #if( configASSERT_DEFINED == 1 )\r
 698 \r
 699         void vPortValidateInterruptPriority( void )\r
 700         {\r
 701         uint32_t ulCurrentInterrupt;\r
 702         uint8_t ucCurrentPriority;\r
 703 \r
 704                 /* Obtain the number of the currently executing interrupt. */\r
 705                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 706 \r
 707                 /* Is the interrupt number a user defined interrupt? */\r
 708                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 709                 {\r
 710                         /* Look up the interrupt's priority. */\r
 711                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 712 \r
 713                         /* The following assertion will fail if a service routine (ISR) for\r
 714                         an interrupt that has been assigned a priority above\r
 715                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 716                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 717                         from interrupts that have been assigned a priority at or below\r
 718                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 719 \r
 720                         Numerically low interrupt priority numbers represent logically high\r
 721                         interrupt priorities, therefore the priority of the interrupt must\r
 722                         be set to a value equal to or numerically *higher* than\r
 723                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 724 \r
 725                         Interrupts that use the FreeRTOS API must not be left at their\r
 726                         default priority of     zero as that is the highest possible priority,\r
 727                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 728                         and     therefore also guaranteed to be invalid.\r
 729 \r
 730                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 731                         interrupt entry is as fast and simple as possible.\r
 732 \r
 733                         The following links provide detailed information:\r
 734                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 735                         http://www.freertos.org/FAQHelp.html */\r
 736                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 737                 }\r
 738 \r
 739                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 740                 that define each interrupt's priority to be split between bits that\r
 741                 define the interrupt's pre-emption priority bits and bits that define\r
 742                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 743                 to be pre-emption priority bits.  The following assertion will fail if\r
 744                 this is not the case (if some bits represent a sub-priority).\r
 745 \r
 746                 If the application only uses CMSIS libraries for interrupt\r
 747                 configuration then the correct setting can be achieved on all Cortex-M\r
 748                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 749                 scheduler.  Note however that some vendor specific peripheral libraries\r
 750                 assume a non-zero priority group setting, in which cases using a value\r
 751                 of zero will result in unpredicable behaviour. */\r
 752                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 753         }\r
 754 \r
 755 #endif /* configASSERT_DEFINED */\r
 756 \r
 757 \r