git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.1 - Copyright (C) 2017 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __VFP_FP__\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #ifndef configSYSTICK_CLOCK_HZ\r
  83         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  84         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  85         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  86 #else\r
  87         /* The way the SysTick is clocked is not modified in case it is not the same\r
  88         as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  90 #endif\r
  91 \r
  92 /* Constants required to manipulate the core.  Registers first... */\r
  93 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  94 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  95 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  96 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  97 /* ...then bits in the registers. */\r
  98 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  99 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 100 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 101 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 102 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 103 \r
 104 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
 105 r0p1 port. */\r
 106 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
 107 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
 108 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
 109 \r
 110 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 111 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 112 \r
 113 /* Constants required to check the validity of an interrupt priority. */\r
 114 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 115 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 116 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 117 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 118 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 119 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 120 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 121 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 122 \r
 123 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 124 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 125 \r
 126 /* Constants required to manipulate the VFP. */\r
 127 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 128 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 129 \r
 130 /* Constants required to set up the initial stack. */\r
 131 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 132 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 133 \r
 134 /* The systick is a 24-bit counter. */\r
 135 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 136 \r
 137 /* For strict compliance with the Cortex-M spec the task start address should\r
 138 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 139 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
 140 \r
 141 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 142 occurred while the SysTick counter is stopped during tickless idle\r
 143 calculations. */\r
 144 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 145 \r
 146 /* Let the user override the pre-loading of the initial LR with the address of\r
 147 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 148 debugger. */\r
 149 #ifdef configTASK_RETURN_ADDRESS\r
 150         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 151 #else\r
 152         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 153 #endif\r
 154 \r
 155 /*\r
 156  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 157  * file is weak to allow application writers to change the timer used to\r
 158  * generate the tick interrupt.\r
 159  */\r
 160 void vPortSetupTimerInterrupt( void );\r
 161 \r
 162 /*\r
 163  * Exception handlers.\r
 164  */\r
 165 void xPortPendSVHandler( void ) __attribute__ (( naked ));\r
 166 void xPortSysTickHandler( void );\r
 167 void vPortSVCHandler( void ) __attribute__ (( naked ));\r
 168 \r
 169 /*\r
 170  * Start first task is a separate function so it can be tested in isolation.\r
 171  */\r
 172 static void prvPortStartFirstTask( void ) __attribute__ (( naked ));\r
 173 \r
 174 /*\r
 175  * Function to enable the VFP.\r
 176  */\r
 177 static void vPortEnableVFP( void ) __attribute__ (( naked ));\r
 178 \r
 179 /*\r
 180  * Used to catch tasks that attempt to return from their implementing function.\r
 181  */\r
 182 static void prvTaskExitError( void );\r
 183 \r
 184 /*-----------------------------------------------------------*/\r
 185 \r
 186 /* Each task maintains its own interrupt status in the critical nesting\r
 187 variable. */\r
 188 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 189 \r
 190 /*\r
 191  * The number of SysTick increments that make up one tick period.\r
 192  */\r
 193 #if( configUSE_TICKLESS_IDLE == 1 )\r
 194         static uint32_t ulTimerCountsForOneTick = 0;\r
 195 #endif /* configUSE_TICKLESS_IDLE */\r
 196 \r
 197 /*\r
 198  * The maximum number of tick periods that can be suppressed is limited by the\r
 199  * 24 bit resolution of the SysTick timer.\r
 200  */\r
 201 #if( configUSE_TICKLESS_IDLE == 1 )\r
 202         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 203 #endif /* configUSE_TICKLESS_IDLE */\r
 204 \r
 205 /*\r
 206  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 207  * power functionality only.\r
 208  */\r
 209 #if( configUSE_TICKLESS_IDLE == 1 )\r
 210         static uint32_t ulStoppedTimerCompensation = 0;\r
 211 #endif /* configUSE_TICKLESS_IDLE */\r
 212 \r
 213 /*\r
 214  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 215  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 216  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 217  */\r
 218 #if( configASSERT_DEFINED == 1 )\r
 219          static uint8_t ucMaxSysCallPriority = 0;\r
 220          static uint32_t ulMaxPRIGROUPValue = 0;\r
 221          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 222 #endif /* configASSERT_DEFINED */\r
 223 \r
 224 /*-----------------------------------------------------------*/\r
 225 \r
 226 /*\r
 227  * See header file for description.\r
 228  */\r
 229 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 230 {\r
 231         /* Simulate the stack frame as it would be created by a context switch\r
 232         interrupt. */\r
 233 \r
 234         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 235         of interrupts, and to ensure alignment. */\r
 236         pxTopOfStack--;\r
 237 \r
 238         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 239         pxTopOfStack--;\r
 240         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 241         pxTopOfStack--;\r
 242         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 243 \r
 244         /* Save code space by skipping register initialisation. */\r
 245         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 246         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 247 \r
 248         /* A save method is being used that requires each task to maintain its\r
 249         own exec return value. */\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 252 \r
 253         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 254 \r
 255         return pxTopOfStack;\r
 256 }\r
 257 /*-----------------------------------------------------------*/\r
 258 \r
 259 static void prvTaskExitError( void )\r
 260 {\r
 261 volatile uint32_t ulDummy = 0;\r
 262 \r
 263         /* A function that implements a task must not exit or attempt to return to\r
 264         its caller as there is nothing to return to.  If a task wants to exit it\r
 265         should instead call vTaskDelete( NULL ).\r
 266 \r
 267         Artificially force an assert() to be triggered if configASSERT() is\r
 268         defined, then stop here so application writers can catch the error. */\r
 269         configASSERT( uxCriticalNesting == ~0UL );\r
 270         portDISABLE_INTERRUPTS();\r
 271         while( ulDummy == 0 )\r
 272         {\r
 273                 /* This file calls prvTaskExitError() after the scheduler has been\r
 274                 started to remove a compiler warning about the function being defined\r
 275                 but never called.  ulDummy is used purely to quieten other warnings\r
 276                 about code appearing after this function is called - making ulDummy\r
 277                 volatile makes the compiler think the function could return and\r
 278                 therefore not output an 'unreachable code' warning for code that appears\r
 279                 after it. */\r
 280         }\r
 281 }\r
 282 /*-----------------------------------------------------------*/\r
 283 \r
 284 void vPortSVCHandler( void )\r
 285 {\r
 286         __asm volatile (\r
 287                                         "       ldr     r3, pxCurrentTCBConst2          \n" /* Restore the context. */\r
 288                                         "       ldr r1, [r3]                                    \n" /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 289                                         "       ldr r0, [r1]                                    \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 290                                         "       ldmia r0!, {r4-r11, r14}                \n" /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 291                                         "       msr psp, r0                                             \n" /* Restore the task stack pointer. */\r
 292                                         "       isb                                                             \n"\r
 293                                         "       mov r0, #0                                              \n"\r
 294                                         "       msr     basepri, r0                                     \n"\r
 295                                         "       bx r14                                                  \n"\r
 296                                         "                                                                       \n"\r
 297                                         "       .align 4                                                \n"\r
 298                                         "pxCurrentTCBConst2: .word pxCurrentTCB                         \n"\r
 299                                 );\r
 300 }\r
 301 /*-----------------------------------------------------------*/\r
 302 \r
 303 static void prvPortStartFirstTask( void )\r
 304 {\r
 305         /* Start the first task.  This also clears the bit that indicates the FPU is\r
 306         in use in case the FPU was used before the scheduler was started - which\r
 307         would otherwise result in the unnecessary leaving of space in the SVC stack\r
 308         for lazy saving of FPU registers. */\r
 309         __asm volatile(\r
 310                                         " ldr r0, =0xE000ED08   \n" /* Use the NVIC offset register to locate the stack. */\r
 311                                         " ldr r0, [r0]                  \n"\r
 312                                         " ldr r0, [r0]                  \n"\r
 313                                         " msr msp, r0                   \n" /* Set the msp back to the start of the stack. */\r
 314                                         " mov r0, #0                    \n" /* Clear the bit that indicates the FPU is in use, see comment above. */\r
 315                                         " msr control, r0               \n"\r
 316                                         " cpsie i                               \n" /* Globally enable interrupts. */\r
 317                                         " cpsie f                               \n"\r
 318                                         " dsb                                   \n"\r
 319                                         " isb                                   \n"\r
 320                                         " svc 0                                 \n" /* System call to start first task. */\r
 321                                         " nop                                   \n"\r
 322                                 );\r
 323 }\r
 324 /*-----------------------------------------------------------*/\r
 325 \r
 326 /*\r
 327  * See header file for description.\r
 328  */\r
 329 BaseType_t xPortStartScheduler( void )\r
 330 {\r
 331         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 332         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 333         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 334 \r
 335         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 336         the r0p1 parts.  r0p1 parts should use the port from the\r
 337         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 338         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 339         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 340 \r
 341         #if( configASSERT_DEFINED == 1 )\r
 342         {\r
 343                 volatile uint32_t ulOriginalPriority;\r
 344                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 345                 volatile uint8_t ucMaxPriorityValue;\r
 346 \r
 347                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 348                 functions can be called.  ISR safe functions are those that end in\r
 349                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 350                 ensure interrupt entry is as fast and simple as possible.\r
 351 \r
 352                 Save the interrupt priority value that is about to be clobbered. */\r
 353                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 354 \r
 355                 /* Determine the number of priority bits available.  First write to all\r
 356                 possible bits. */\r
 357                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 358 \r
 359                 /* Read the value back to see how many bits stuck. */\r
 360                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 361 \r
 362                 /* Use the same mask on the maximum system call priority. */\r
 363                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 364 \r
 365                 /* Calculate the maximum acceptable priority group value for the number\r
 366                 of bits read back. */\r
 367                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 368                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 369                 {\r
 370                         ulMaxPRIGROUPValue--;\r
 371                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 372                 }\r
 373 \r
 374                 #ifdef __NVIC_PRIO_BITS\r
 375                 {\r
 376                         /* Check the CMSIS configuration that defines the number of\r
 377                         priority bits matches the number of priority bits actually queried\r
 378                         from the hardware. */\r
 379                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 380                 }\r
 381                 #endif\r
 382 \r
 383                 #ifdef configPRIO_BITS\r
 384                 {\r
 385                         /* Check the FreeRTOS configuration that defines the number of\r
 386                         priority bits matches the number of priority bits actually queried\r
 387                         from the hardware. */\r
 388                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 389                 }\r
 390                 #endif\r
 391 \r
 392                 /* Shift the priority group value back to its position within the AIRCR\r
 393                 register. */\r
 394                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 395                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 396 \r
 397                 /* Restore the clobbered interrupt priority register to its original\r
 398                 value. */\r
 399                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 400         }\r
 401         #endif /* conifgASSERT_DEFINED */\r
 402 \r
 403         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 404         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 405         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 406 \r
 407         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 408         here already. */\r
 409         vPortSetupTimerInterrupt();\r
 410 \r
 411         /* Initialise the critical nesting count ready for the first task. */\r
 412         uxCriticalNesting = 0;\r
 413 \r
 414         /* Ensure the VFP is enabled - it should be anyway. */\r
 415         vPortEnableVFP();\r
 416 \r
 417         /* Lazy save always. */\r
 418         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 419 \r
 420         /* Start the first task. */\r
 421         prvPortStartFirstTask();\r
 422 \r
 423         /* Should never get here as the tasks will now be executing!  Call the task\r
 424         exit error function to prevent compiler warnings about a static function\r
 425         not being called in the case that the application writer overrides this\r
 426         functionality by defining configTASK_RETURN_ADDRESS.  Call\r
 427         vTaskSwitchContext() so link time optimisation does not remove the\r
 428         symbol. */\r
 429         vTaskSwitchContext();\r
 430         prvTaskExitError();\r
 431 \r
 432         /* Should not get here! */\r
 433         return 0;\r
 434 }\r
 435 /*-----------------------------------------------------------*/\r
 436 \r
 437 void vPortEndScheduler( void )\r
 438 {\r
 439         /* Not implemented in ports where there is nothing to return to.\r
 440         Artificially force an assert. */\r
 441         configASSERT( uxCriticalNesting == 1000UL );\r
 442 }\r
 443 /*-----------------------------------------------------------*/\r
 444 \r
 445 void vPortEnterCritical( void )\r
 446 {\r
 447         portDISABLE_INTERRUPTS();\r
 448         uxCriticalNesting++;\r
 449 \r
 450         /* This is not the interrupt safe version of the enter critical function so\r
 451         assert() if it is being called from an interrupt context.  Only API\r
 452         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 453         the critical nesting count is 1 to protect against recursive calls if the\r
 454         assert function also uses a critical section. */\r
 455         if( uxCriticalNesting == 1 )\r
 456         {\r
 457                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 458         }\r
 459 }\r
 460 /*-----------------------------------------------------------*/\r
 461 \r
 462 void vPortExitCritical( void )\r
 463 {\r
 464         configASSERT( uxCriticalNesting );\r
 465         uxCriticalNesting--;\r
 466         if( uxCriticalNesting == 0 )\r
 467         {\r
 468                 portENABLE_INTERRUPTS();\r
 469         }\r
 470 }\r
 471 /*-----------------------------------------------------------*/\r
 472 \r
 473 void xPortPendSVHandler( void )\r
 474 {\r
 475         /* This is a naked function. */\r
 476 \r
 477         __asm volatile\r
 478         (\r
 479         "       mrs r0, psp                                                     \n"\r
 480         "       isb                                                                     \n"\r
 481         "                                                                               \n"\r
 482         "       ldr     r3, pxCurrentTCBConst                   \n" /* Get the location of the current TCB. */\r
 483         "       ldr     r2, [r3]                                                \n"\r
 484         "                                                                               \n"\r
 485         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 486         "       it eq                                                           \n"\r
 487         "       vstmdbeq r0!, {s16-s31}                         \n"\r
 488         "                                                                               \n"\r
 489         "       stmdb r0!, {r4-r11, r14}                        \n" /* Save the core registers. */\r
 490         "       str r0, [r2]                                            \n" /* Save the new top of stack into the first member of the TCB. */\r
 491         "                                                                               \n"\r
 492         "       stmdb sp!, {r3}                                         \n"\r
 493         "       mov r0, %0                                                      \n"\r
 494         "       msr basepri, r0                                         \n"\r
 495         "       dsb                                                                     \n"\r
 496         "       isb                                                                     \n"\r
 497         "       bl vTaskSwitchContext                           \n"\r
 498         "       mov r0, #0                                                      \n"\r
 499         "       msr basepri, r0                                         \n"\r
 500         "       ldmia sp!, {r3}                                         \n"\r
 501         "                                                                               \n"\r
 502         "       ldr r1, [r3]                                            \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 503         "       ldr r0, [r1]                                            \n"\r
 504         "                                                                               \n"\r
 505         "       ldmia r0!, {r4-r11, r14}                        \n" /* Pop the core registers. */\r
 506         "                                                                               \n"\r
 507         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, pop the high vfp registers too. */\r
 508         "       it eq                                                           \n"\r
 509         "       vldmiaeq r0!, {s16-s31}                         \n"\r
 510         "                                                                               \n"\r
 511         "       msr psp, r0                                                     \n"\r
 512         "       isb                                                                     \n"\r
 513         "                                                                               \n"\r
 514         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata workaround. */\r
 515                 #if WORKAROUND_PMU_CM001 == 1\r
 516         "                       push { r14 }                            \n"\r
 517         "                       pop { pc }                                      \n"\r
 518                 #endif\r
 519         #endif\r
 520         "                                                                               \n"\r
 521         "       bx r14                                                          \n"\r
 522         "                                                                               \n"\r
 523         "       .align 4                                                        \n"\r
 524         "pxCurrentTCBConst: .word pxCurrentTCB  \n"\r
 525         ::"i"(configMAX_SYSCALL_INTERRUPT_PRIORITY)\r
 526         );\r
 527 }\r
 528 /*-----------------------------------------------------------*/\r
 529 \r
 530 void xPortSysTickHandler( void )\r
 531 {\r
 532         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 533         executes all interrupts must be unmasked.  There is therefore no need to\r
 534         save and then restore the interrupt mask value as its value is already\r
 535         known. */\r
 536         portDISABLE_INTERRUPTS();\r
 537         {\r
 538                 /* Increment the RTOS tick. */\r
 539                 if( xTaskIncrementTick() != pdFALSE )\r
 540                 {\r
 541                         /* A context switch is required.  Context switching is performed in\r
 542                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 543                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 544                 }\r
 545         }\r
 546         portENABLE_INTERRUPTS();\r
 547 }\r
 548 /*-----------------------------------------------------------*/\r
 549 \r
 550 #if( configUSE_TICKLESS_IDLE == 1 )\r
 551 \r
 552         __attribute__((weak)) void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 553         {\r
 554         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 555         TickType_t xModifiableIdleTime;\r
 556 \r
 557                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 558                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 559                 {\r
 560                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 561                 }\r
 562 \r
 563                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 564                 is accounted for as best it can be, but using the tickless mode will\r
 565                 inevitably result in some tiny drift of the time maintained by the\r
 566                 kernel with respect to calendar time. */\r
 567                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 568 \r
 569                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 570                 tick periods.  -1 is used because this code will execute part way\r
 571                 through one of the tick periods. */\r
 572                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 573                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 574                 {\r
 575                         ulReloadValue -= ulStoppedTimerCompensation;\r
 576                 }\r
 577 \r
 578                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 579                 method as that will mask interrupts that should exit sleep mode. */\r
 580                 __asm volatile( "cpsid i" ::: "memory" );\r
 581                 __asm volatile( "dsb" );\r
 582                 __asm volatile( "isb" );\r
 583 \r
 584                 /* If a context switch is pending or a task is waiting for the scheduler\r
 585                 to be unsuspended then abandon the low power entry. */\r
 586                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 587                 {\r
 588                         /* Restart from whatever is left in the count register to complete\r
 589                         this tick period. */\r
 590                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 591 \r
 592                         /* Restart SysTick. */\r
 593                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 594 \r
 595                         /* Reset the reload register to the value required for normal tick\r
 596                         periods. */\r
 597                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 598 \r
 599                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 600                         above. */\r
 601                         __asm volatile( "cpsie i" ::: "memory" );\r
 602                 }\r
 603                 else\r
 604                 {\r
 605                         /* Set the new reload value. */\r
 606                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 607 \r
 608                         /* Clear the SysTick count flag and set the count value back to\r
 609                         zero. */\r
 610                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 611 \r
 612                         /* Restart SysTick. */\r
 613                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 614 \r
 615                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 616                         set its parameter to 0 to indicate that its implementation contains\r
 617                         its own wait for interrupt or wait for event instruction, and so wfi\r
 618                         should not be executed again.  However, the original expected idle\r
 619                         time variable must remain unmodified, so a copy is taken. */\r
 620                         xModifiableIdleTime = xExpectedIdleTime;\r
 621                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 622                         if( xModifiableIdleTime > 0 )\r
 623                         {\r
 624                                 __asm volatile( "dsb" ::: "memory" );\r
 625                                 __asm volatile( "wfi" );\r
 626                                 __asm volatile( "isb" );\r
 627                         }\r
 628                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 629 \r
 630                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 631                         out of sleep mode to execute immediately.  see comments above\r
 632                         __disable_interrupt() call above. */\r
 633                         __asm volatile( "cpsie i" ::: "memory" );\r
 634                         __asm volatile( "dsb" );\r
 635                         __asm volatile( "isb" );\r
 636 \r
 637                         /* Disable interrupts again because the clock is about to be stopped\r
 638                         and interrupts that execute while the clock is stopped will increase\r
 639                         any slippage between the time maintained by the RTOS and calendar\r
 640                         time. */\r
 641                         __asm volatile( "cpsid i" ::: "memory" );\r
 642                         __asm volatile( "dsb" );\r
 643                         __asm volatile( "isb" );\r
 644 \r
 645                         /* Disable the SysTick clock without reading the\r
 646                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 647                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again,\r
 648                         the time the SysTick is stopped for is accounted for as best it can\r
 649                         be, but using the tickless mode will inevitably result in some tiny\r
 650                         drift of the time maintained by the kernel with respect to calendar\r
 651                         time*/\r
 652                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 653 \r
 654                         /* Determine if the SysTick clock has already counted to zero and\r
 655                         been set back to the current reload value (the reload back being\r
 656                         correct for the entire expected idle time) or if the SysTick is yet\r
 657                         to count to zero (in which case an interrupt other than the SysTick\r
 658                         must have brought the system out of sleep mode). */\r
 659                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 660                         {\r
 661                                 uint32_t ulCalculatedLoadValue;\r
 662 \r
 663                                 /* The tick interrupt is already pending, and the SysTick count\r
 664                                 reloaded with ulReloadValue.  Reset the\r
 665                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 666                                 period. */\r
 667                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 668 \r
 669                                 /* Don't allow a tiny value, or values that have somehow\r
 670                                 underflowed because the post sleep hook did something\r
 671                                 that took too long. */\r
 672                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 673                                 {\r
 674                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 675                                 }\r
 676 \r
 677                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 678 \r
 679                                 /* As the pending tick will be processed as soon as this\r
 680                                 function exits, the tick value maintained by the tick is stepped\r
 681                                 forward by one less than the time spent waiting. */\r
 682                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 683                         }\r
 684                         else\r
 685                         {\r
 686                                 /* Something other than the tick interrupt ended the sleep.\r
 687                                 Work out how long the sleep lasted rounded to complete tick\r
 688                                 periods (not the ulReload value which accounted for part\r
 689                                 ticks). */\r
 690                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 691 \r
 692                                 /* How many complete tick periods passed while the processor\r
 693                                 was waiting? */\r
 694                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 695 \r
 696                                 /* The reload value is set to whatever fraction of a single tick\r
 697                                 period remains. */\r
 698                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 699                         }\r
 700 \r
 701                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 702                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 703                         value. */\r
 704                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 705                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 706                         vTaskStepTick( ulCompleteTickPeriods );\r
 707                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 708 \r
 709                         /* Exit with interrpts enabled. */\r
 710                         __asm volatile( "cpsie i" ::: "memory" );\r
 711                 }\r
 712         }\r
 713 \r
 714 #endif /* #if configUSE_TICKLESS_IDLE */\r
 715 /*-----------------------------------------------------------*/\r
 716 \r
 717 /*\r
 718  * Setup the systick timer to generate the tick interrupts at the required\r
 719  * frequency.\r
 720  */\r
 721 __attribute__(( weak )) void vPortSetupTimerInterrupt( void )\r
 722 {\r
 723         /* Calculate the constants required to configure the tick interrupt. */\r
 724         #if( configUSE_TICKLESS_IDLE == 1 )\r
 725         {\r
 726                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 727                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 728                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 729         }\r
 730         #endif /* configUSE_TICKLESS_IDLE */\r
 731 \r
 732         /* Stop and clear the SysTick. */\r
 733         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 734         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 735 \r
 736         /* Configure SysTick to interrupt at the requested rate. */\r
 737         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 738         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 739 }\r
 740 /*-----------------------------------------------------------*/\r
 741 \r
 742 /* This is a naked function. */\r
 743 static void vPortEnableVFP( void )\r
 744 {\r
 745         __asm volatile\r
 746         (\r
 747                 "       ldr.w r0, =0xE000ED88           \n" /* The FPU enable bits are in the CPACR. */\r
 748                 "       ldr r1, [r0]                            \n"\r
 749                 "                                                               \n"\r
 750                 "       orr r1, r1, #( 0xf << 20 )      \n" /* Enable CP10 and CP11 coprocessors, then save back. */\r
 751                 "       str r1, [r0]                            \n"\r
 752                 "       bx r14                                          "\r
 753         );\r
 754 }\r
 755 /*-----------------------------------------------------------*/\r
 756 \r
 757 #if( configASSERT_DEFINED == 1 )\r
 758 \r
 759         void vPortValidateInterruptPriority( void )\r
 760         {\r
 761         uint32_t ulCurrentInterrupt;\r
 762         uint8_t ucCurrentPriority;\r
 763 \r
 764                 /* Obtain the number of the currently executing interrupt. */\r
 765                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) :: "memory" );\r
 766 \r
 767                 /* Is the interrupt number a user defined interrupt? */\r
 768                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 769                 {\r
 770                         /* Look up the interrupt's priority. */\r
 771                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 772 \r
 773                         /* The following assertion will fail if a service routine (ISR) for\r
 774                         an interrupt that has been assigned a priority above\r
 775                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 776                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 777                         from interrupts that have been assigned a priority at or below\r
 778                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 779 \r
 780                         Numerically low interrupt priority numbers represent logically high\r
 781                         interrupt priorities, therefore the priority of the interrupt must\r
 782                         be set to a value equal to or numerically *higher* than\r
 783                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 784 \r
 785                         Interrupts that use the FreeRTOS API must not be left at their\r
 786                         default priority of     zero as that is the highest possible priority,\r
 787                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 788                         and     therefore also guaranteed to be invalid.\r
 789 \r
 790                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 791                         interrupt entry is as fast and simple as possible.\r
 792 \r
 793                         The following links provide detailed information:\r
 794                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 795                         http://www.freertos.org/FAQHelp.html */\r
 796                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 797                 }\r
 798 \r
 799                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 800                 that define each interrupt's priority to be split between bits that\r
 801                 define the interrupt's pre-emption priority bits and bits that define\r
 802                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 803                 to be pre-emption priority bits.  The following assertion will fail if\r
 804                 this is not the case (if some bits represent a sub-priority).\r
 805 \r
 806                 If the application only uses CMSIS libraries for interrupt\r
 807                 configuration then the correct setting can be achieved on all Cortex-M\r
 808                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 809                 scheduler.  Note however that some vendor specific peripheral libraries\r
 810                 assume a non-zero priority group setting, in which cases using a value\r
 811                 of zero will result in unpredictable behaviour. */\r
 812                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 813         }\r
 814 \r
 815 #endif /* configASSERT_DEFINED */\r
 816 \r
 817 \r