]> git.sur5r.net Git - openocd/blob - src/target/armv7a.h
Cortex-A8: implement DPM
[openocd] / src / target / armv7a.h
1 /***************************************************************************
2  *    Copyright (C) 2009 by David Brownell                                 *
3  *                                                                         *
4  *   This program is free software; you can redistribute it and/or modify  *
5  *   it under the terms of the GNU General Public License as published by  *
6  *   the Free Software Foundation; either version 2 of the License, or     *
7  *   (at your option) any later version.                                   *
8  *                                                                         *
9  *   This program is distributed in the hope that it will be useful,       *
10  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
11  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
12  *   GNU General Public License for more details.                          *
13  *                                                                         *
14  *   You should have received a copy of the GNU General Public License     *
15  *   along with this program; if not, write to the                         *
16  *   Free Software Foundation, Inc.,                                       *
17  *   59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.             *
18  ***************************************************************************/
19 #ifndef ARMV7A_H
20 #define ARMV7A_H
21
22 #include "arm_adi_v5.h"
23 #include "armv4_5.h"
24 #include "armv4_5_mmu.h"
25 #include "armv4_5_cache.h"
26 #include "arm_dpm.h"
27
28 enum
29 {
30         ARM_PC  = 15,
31         ARM_CPSR = 16
32 }
33 ;
34
35 #define ARMV7_COMMON_MAGIC 0x0A450999
36
37 /* VA to PA translation operations opc2 values*/
38 #define V2PCWPR  0
39 #define V2PCWPW  1
40 #define V2PCWUR  2
41 #define V2PCWUW  3
42 #define V2POWPR  4
43 #define V2POWPW  5
44 #define V2POWUR  6
45 #define V2POWUW  7
46
47 struct armv7a_common
48 {
49         struct arm armv4_5_common;
50         int common_magic;
51         struct reg_cache *core_cache;
52
53         /* arm adp debug port */
54         struct swjdp_common swjdp_info;
55
56         /* Core Debug Unit */
57         struct arm_dpm dpm;
58         uint32_t debug_base;
59         uint8_t debug_ap;
60         uint8_t memory_ap;
61
62         /* Cache and Memory Management Unit */
63         struct armv4_5_mmu_common armv4_5_mmu;
64
65         int (*read_cp15)(struct target *target,
66                         uint32_t op1, uint32_t op2,
67                         uint32_t CRn, uint32_t CRm, uint32_t *value);
68         int (*write_cp15)(struct target *target,
69                         uint32_t op1, uint32_t op2,
70                         uint32_t CRn, uint32_t CRm, uint32_t value);
71
72         int (*examine_debug_reason)(struct target *target);
73         void (*post_debug_entry)(struct target *target);
74
75         void (*pre_restore_context)(struct target *target);
76         void (*post_restore_context)(struct target *target);
77
78 };
79
80 static inline struct armv7a_common *
81 target_to_armv7a(struct target *target)
82 {
83         return container_of(target->arch_info, struct armv7a_common,
84                         armv4_5_common);
85 }
86
87 struct armv7a_algorithm
88 {
89         int common_magic;
90
91         enum armv4_5_mode core_mode;
92         enum armv4_5_state core_state;
93 };
94
95 struct armv7a_core_reg
96 {
97         int num;
98         enum armv4_5_mode mode;
99         struct target *target;
100         struct armv7a_common *armv7a_common;
101 };
102
103 int armv7a_arch_state(struct target *target);
104 struct reg_cache *armv7a_build_reg_cache(struct target *target,
105                 struct armv7a_common *armv7a_common);
106 int armv7a_register_commands(struct command_context *cmd_ctx);
107 int armv7a_init_arch_info(struct target *target, struct armv7a_common *armv7a);
108
109 #endif /* ARMV4_5_H */