git.sur5r.net Git - openocd/blob - src/target/target/at91r40008.cfg

   1
   2
   3 if { [info exists CHIPNAME] } {
   4    set  _CHIPNAME $CHIPNAME
   5 } else {
   6    set  _CHIPNAME at9r40008
   7 }
   8
   9 if { [info exists ENDIAN] } {
  10    set  _ENDIAN $ENDIAN
  11 } else {
  12    set  _ENDIAN little
  13 }
  14
  15 if { [info exists CPUTAPID ] } {
  16    set _CPUTAPID $CPUTAPID
  17 } else {
  18   # force an error till we get a good number
  19    set _CPUTAPID 0xffffffff
  20 }
  21
  22 jtag_nsrst_delay 200
  23 jtag_ntrst_delay 200
  24
  25 #use combined on interfaces or targets that can't set TRST/SRST separately
  26 reset_config srst_only srst_pulls_trst
  27
  28 #jtag scan chain
  29 #format L IRC IRCM IDCODE (Length, IR Capture, IR Capture Mask, IDCODE)
  30 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
  31 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  32 target create $_TARGETNAME arm7tdmi -endian $_ENDIAN -chain-position $_TARGETNAME -variant arm7tdmi
  33
  34
  35 $_TARGETNAME configure -event gdb-flash-erase-start {
  36         wait_halt
  37         sleep 10
  38         poll
  39         # Ethernut 3 remapping is required to access external flash memory.
  40         mww 0xffe00000 0x1000213d
  41         mww 0xffe00004 0x20003e3d
  42         mww 0xffe00020 0x00000001
  43 }
  44
  45 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x3C000 -work-area-size 0x4000 -work-area-backup 0
  46
  47 flash bank cfi 0x10000000 0x400000 2 2 0
  48
  49 # For more information about the configuration files, take a look at:
  50 # openocd.texi