git.sur5r.net Git - openocd/blob - src/target/target/ixp42x.cfg

   1 #xscale ixp42x CPU
   2
   3
   4 if { [info exists CHIPNAME] } {
   5    set  _CHIPNAME $CHIPNAME
   6 } else {
   7    set  _CHIPNAME ixp42x
   8 }
   9
  10 if { [info exists ENDIAN] } {
  11    set  _ENDIAN $ENDIAN
  12 } else {
  13   # this defaults to a bigendian
  14    set  _ENDIAN big
  15 }
  16
  17 if { [info exists CPUTAPID ] } {
  18    set _CPUTAPID $CPUTAPID
  19 } else {
  20   # force an error till we get a good number
  21    set _CPUTAPID 0xffffffff
  22 }
  23
  24 #use combined on interfaces or targets that can?t set TRST/SRST separately
  25 reset_config srst_only srst_pulls_trst
  26 #jtag scan chain
  27
  28 jtag newtap $_CHIPNAME cpu -irlen 7 -ircapture 0x1 -irmask 0x7f -expected-id $_CPUTAPID
  29
  30 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  31 target create $_TARGETNAME xscale -endian $_ENDIAN -chain-position $_TARGETNAME -variant ixp42x
  32