git.sur5r.net Git - openocd/blob - src/tcl/target/feroceon.cfg

   1 ######################################
   2 # Target:    Marvell Feroceon CPU core
   3 ######################################
   4
   5 if { [info exists CHIPNAME] } {
   6    set  _CHIPNAME $CHIPNAME
   7 } else {
   8    set  _CHIPNAME feroceon
   9 }
  10
  11 if { [info exists ENDIAN] } {
  12    set  _ENDIAN $ENDIAN
  13 } else {
  14    set  _ENDIAN little
  15 }
  16
  17 if { [info exists CPUTAPID ] } {
  18    set _CPUTAPID $CPUTAPID
  19 } else {
  20    set _CPUTAPID 0x20a023d3
  21 }
  22
  23 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
  24 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  25 target create $_TARGETNAME feroceon -endian $_ENDIAN -chain-position $_TARGETNAME
  26
  27 reset_config trst_and_srst
  28 jtag_nsrst_delay 200
  29 jtag_ntrst_delay 200
  30