git.sur5r.net Git - openocd/blob - src/tcl/target/imx27.cfg

   1 #use combined on interfaces or targets that can't set TRST/SRST separately
   2 reset_config trst_and_srst
   3
   4 if { [info exists CHIPNAME] } {
   5    set  _CHIPNAME $CHIPNAME
   6 } else {
   7    set  _CHIPNAME imx27
   8 }
   9
  10 if { [info exists ENDIAN] } {
  11    set  _ENDIAN $ENDIAN
  12 } else {
  13    set  _ENDIAN little
  14 }
  15
  16
  17 # Note above there are 2 taps
  18
  19 # The bs tap
  20 if { [info exists BSTAPID ] } {
  21    set _BSTAPID $BSTAPID
  22 } else {
  23    set _BSTAPID 0x1b900f0f
  24 }
  25 jtag newtap $_CHIPNAME bs  -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_BSTAPID
  26
  27 # The CPU tap
  28 if { [info exists CPUTAPID ] } {
  29    set _CPUTAPID $CPUTAPID
  30 } else {
  31    set _CPUTAPID 0x07926121
  32 }
  33 jtag newtap $_CHIPNAME cpu  -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
  34
  35 # Create the GDB Target.
  36 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  37 target create $_TARGETNAME arm926ejs -endian $_ENDIAN -chain-position $_TARGETNAME -variant arm926ejs
  38 $_TARGETNAME configure -work-area-virt 0xffff4c00 -work-area-phys 0xffff4c00 -work-area-size  0x8000 -work-area-backup 1
  39 # Internal to the chip, there is 45K of SRAM
  40 #
  41
  42 arm7_9 dcc_downloads enable