git.sur5r.net Git - openocd/blob - src/tcl/target/str730.cfg

   1 #STR730 CPU
   2
   3 jtag_khz 3000
   4
   5 if { [info exists CHIPNAME] } {
   6    set  _CHIPNAME $CHIPNAME
   7 } else {
   8    set  _CHIPNAME str730
   9 }
  10
  11 if { [info exists ENDIAN] } {
  12    set  _ENDIAN $ENDIAN
  13 } else {
  14    set  _ENDIAN little
  15 }
  16
  17 if { [info exists CPUTAPID] } {
  18    set  _CPUTAPID $CPUTAPID
  19 } else {
  20    set  _CPUTAPID 0x3f0f0f0f
  21 }
  22
  23 #use combined on interfaces or targets that can't set TRST/SRST separately
  24 #reset_config trst_and_srst srst_pulls_trst
  25 reset_config trst_and_srst srst_pulls_trst
  26
  27 #jtag scan chain
  28 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0x0f -expected-id $_CPUTAPID
  29
  30 #jtag nTRST and nSRST delay
  31 jtag_nsrst_delay 500
  32 jtag_ntrst_delay 500
  33
  34 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  35 target create $_TARGETNAME arm7tdmi -endian little -chain-position 0 -variant arm7tdmi
  36 $_TARGETNAME configure -event reset-start { jtag_khz 10 }
  37 $_TARGETNAME configure -event reset-init { jtag_khz 3000 }
  38 $_TARGETNAME configure -event gdb-flash-erase-start {
  39         flash protect 0 0 7 off
  40 }
  41
  42 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x40000000 -work-area-size 0x4000 -work-area-backup 0
  43
  44 #flash bank <driver> <base> <size> <chip_width> <bus_width>
  45 flash bank str7x 0x20000000 0x00040000 0 0 0 STR3x
  46