git.sur5r.net Git - openocd/blob - tcl/target/at91samdXX.cfg

   1 #
   2 # script for Atmel SAMD, SAMR, SAML or SAMC, a Cortex-M0 chip
   3 #
   4
   5 #
   6 # samdXX devices only support SWD transports.
   7 #
   8 source [find target/swj-dp.tcl]
   9
  10 if { [info exists CHIPNAME] } {
  11    set _CHIPNAME $CHIPNAME
  12 } else {
  13    set _CHIPNAME at91samd
  14 }
  15
  16 if { [info exists ENDIAN] } {
  17    set _ENDIAN $ENDIAN
  18 } else {
  19    set _ENDIAN little
  20 }
  21
  22 # Work-area is a space in RAM used for flash programming
  23 # By default use 2kB
  24 if { [info exists WORKAREASIZE] } {
  25    set _WORKAREASIZE $WORKAREASIZE
  26 } else {
  27    set _WORKAREASIZE 0x800
  28 }
  29
  30 if { [info exists CPUTAPID] } {
  31    set _CPUTAPID $CPUTAPID
  32 } else {
  33    set _CPUTAPID 0x4ba00477
  34 }
  35
  36 swj_newdap $_CHIPNAME cpu -irlen 4 -expected-id $_CPUTAPID
  37
  38 set _TARGETNAME $_CHIPNAME.cpu
  39 target create $_TARGETNAME cortex_m -endian $_ENDIAN -chain-position $_TARGETNAME
  40
  41 $_TARGETNAME configure -work-area-phys 0x20000000 -work-area-size $_WORKAREASIZE -work-area-backup 0
  42
  43 # SAMD DSU will hold the CPU in reset if TCK is low when RESET_N
  44 # deasserts (see datasheet Atmel-42181E–SAM-D21_Datasheet–02/2015, section 12.6.2)
  45 #
  46 # dsu_reset_deassert configures whether we want to run or halt out of reset,
  47 # then instruct the DSU to let us out of reset.
  48 $_TARGETNAME configure -event reset-deassert-post {
  49         at91samd dsu_reset_deassert
  50 }
  51
  52 # SRST (wired to RESET_N) resets debug circuitry
  53 reset_config srst_gates_jtag srst_pulls_trst
  54
  55 # Do not use a reset button with other SWD adapter than Atmel's EDBG.
  56 # DSU usually locks MCU in reset state until you issue a reset command
  57 # in OpenOCD.
  58
  59 # SAMD runs at SYSCLK = 1 MHz divided from RC oscillator after reset.
  60 # Other members of family usually use SYSCLK = 4 MHz after reset.
  61 # Datasheet does not specify SYSCLK to SWD clock ratio.
  62 # Usually used SYSCLK/6 is slow, testing shows that debugging can
  63 # work @ SYSCLK/2 but your mileage may vary.
  64 # This limit is most probably imposed by incorrectly handled SWD WAIT
  65 # on some SWD adapters.
  66
  67 adapter_khz 400
  68
  69 # Atmel's EDBG (on-board cmsis-dap adapter of Xplained kits) works
  70 # without problem at maximal clock speed. Atmel recommends
  71 # adapter speed less than 10 * CPU clock.
  72 # adapter_khz 5000
  73
  74 if {![using_hla]} {
  75    # if srst is not fitted use SYSRESETREQ to
  76    # perform a soft reset
  77    cortex_m reset_config sysresetreq
  78 }
  79
  80 set _FLASHNAME $_CHIPNAME.flash
  81 flash bank $_FLASHNAME at91samd 0x00000000 0 1 1 $_TARGETNAME