]> git.sur5r.net Git - openocd/blob - tcl/target/or1k.cfg
Add new target type: OpenRISC
[openocd] / tcl / target / or1k.cfg
1 set  _ENDIAN big
2
3 if { [info exists CHIPNAME] } {
4    set _CHIPNAME $CHIPNAME
5 } else {
6    set _CHIPNAME or1k
7 }
8
9 if { [info exists TAP_TYPE] } {
10    set _TAP_TYPE $TAP_TYPE
11 } else {
12    puts "You need to select a tap type"
13    shutdown
14 }
15
16 # Configure the target
17 if { [string compare $_TAP_TYPE "VJTAG"] == 0 } {
18         if { [info exists FPGATAPID] } {
19            set _FPGATAPID $FPGATAPID
20         } else {
21            puts "You need to set your FPGA JTAG ID"
22                 shutdown
23         }
24
25         jtag newtap $_CHIPNAME cpu -irlen 10 -expected-id $_FPGATAPID
26
27         set _TARGETNAME $_CHIPNAME.cpu
28         target create $_TARGETNAME or1k -endian $_ENDIAN -chain-position $_TARGETNAME
29
30         # Select the TAP core we are using
31         tap_select vjtag
32 } else {
33         # OpenCores Mohor JTAG TAP ID
34         set _CPUTAPID  0x14951185
35
36         jtag newtap $_CHIPNAME cpu -irlen 4 -expected-id $_CPUTAPID
37
38         set _TARGETNAME $_CHIPNAME.cpu
39         target create $_TARGETNAME or1k -endian $_ENDIAN -chain-position $_TARGETNAME
40
41         # Select the TAP core we are using
42         tap_select mohor
43 }
44
45 # Select the debug unit core we are using. This debug unit as an option.
46
47 proc ADBG_USE_HISPEED {}        { return 1 }
48
49 # If ADBG_USE_HISPEED is set (options bit 1), status bits will be skipped
50 # on burst reads and writes to improve download speeds.
51 # This option must match the RTL configured option.
52
53 du_select adv [ADBG_USE_HISPEED]