git.sur5r.net Git - u-boot/blob - arch/arm/include/asm/arch-lpc32xx/dma.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * LPC32xx DMA Controller Interface
   4  *
   5  * Copyright (C) 2008 by NXP Semiconductors
   6  * @Author: Kevin Wells
   7  * @Descr: Definitions for LPC3250 chip
   8  * @References: NXP LPC3250 User's Guide
   9  */
  10
  11 #ifndef _LPC32XX_DMA_H
  12 #define _LPC32XX_DMA_H
  13
  14 #include <common.h>
  15
  16 /*
  17  * DMA linked list structure used with a channel's LLI register;
  18  * refer to UM10326, "LPC32x0 and LPC32x0/01 User manual" - Rev. 3
  19  * tables 84, 85, 86 & 87 for details.
  20  */
  21 struct lpc32xx_dmac_ll {
  22         u32 dma_src;
  23         u32 dma_dest;
  24         u32 next_lli;
  25         u32 next_ctrl;
  26 };
  27
  28 /* control register definitions */
  29 #define DMAC_CHAN_INT_TC_EN     (1 << 31) /* channel terminal count interrupt */
  30 #define DMAC_CHAN_DEST_AUTOINC  (1 << 27) /* automatic destination increment */
  31 #define DMAC_CHAN_SRC_AUTOINC   (1 << 26) /* automatic source increment */
  32 #define DMAC_CHAN_DEST_AHB1     (1 << 25) /* AHB1 master for dest. transfer */
  33 #define DMAC_CHAN_DEST_WIDTH_32 (1 << 22) /* Destination data width selection */
  34 #define DMAC_CHAN_SRC_WIDTH_32  (1 << 19) /* Source data width selection */
  35 #define DMAC_CHAN_DEST_BURST_1  0
  36 #define DMAC_CHAN_DEST_BURST_4  (1 << 15) /* Destination data burst size */
  37 #define DMAC_CHAN_SRC_BURST_1   0
  38 #define DMAC_CHAN_SRC_BURST_4   (1 << 12) /* Source data burst size */
  39
  40 /*
  41  * config_ch register definitions
  42  * DMAC_CHAN_FLOW_D_xxx: flow control with DMA as the controller
  43  * DMAC_DEST_PERIP: Macro for loading destination peripheral
  44  * DMAC_SRC_PERIP: Macro for loading source peripheral
  45  */
  46 #define DMAC_CHAN_FLOW_D_M2P    (0x1 << 11)
  47 #define DMAC_CHAN_FLOW_D_P2M    (0x2 << 11)
  48 #define DMAC_DEST_PERIP(n)      (((n) & 0x1F) << 6)
  49 #define DMAC_SRC_PERIP(n)       (((n) & 0x1F) << 1)
  50
  51 /*
  52  * config_ch register definitions
  53  * (source and destination peripheral ID numbers).
  54  * These can be used with the DMAC_DEST_PERIP and DMAC_SRC_PERIP macros.
  55  */
  56 #define DMA_PERID_NAND1         1
  57
  58 /* Channel enable bit */
  59 #define DMAC_CHAN_ENABLE        (1 << 0)
  60
  61 int lpc32xx_dma_get_channel(void);
  62 int lpc32xx_dma_start_xfer(unsigned int channel,
  63                            const struct lpc32xx_dmac_ll *desc, u32 config);
  64 int lpc32xx_dma_wait_status(unsigned int channel);
  65
  66 #endif /* _LPC32XX_DMA_H */