1 /* SPDX-License-Identifier: GPL-2.0+ */
3 * Copyright (c) 2011, Google Inc. All rights reserved.
4 * Portions Copyright 2011-2012 NVIDIA Corporation
7 #ifndef _TEGRA20_GPIO_H_
8 #define _TEGRA20_GPIO_H_
11 * The Tegra 2x GPIO controller has 224 GPIOs arranged in 7 banks of 4 ports,
14 #define TEGRA_GPIO_PORTS 4 /* number of ports per bank */
15 #define TEGRA_GPIO_BANKS 7 /* number of banks */
17 #include <asm/arch-tegra/gpio.h>
19 /* GPIO Controller registers for a single bank */
20 struct gpio_ctlr_bank {
21 uint gpio_config[TEGRA_GPIO_PORTS];
22 uint gpio_dir_out[TEGRA_GPIO_PORTS];
23 uint gpio_out[TEGRA_GPIO_PORTS];
24 uint gpio_in[TEGRA_GPIO_PORTS];
25 uint gpio_int_status[TEGRA_GPIO_PORTS];
26 uint gpio_int_enable[TEGRA_GPIO_PORTS];
27 uint gpio_int_level[TEGRA_GPIO_PORTS];
28 uint gpio_int_clear[TEGRA_GPIO_PORTS];
32 struct gpio_ctlr_bank gpio_bank[TEGRA_GPIO_BANKS];
35 #endif /* TEGRA20_GPIO_H_ */