]> git.sur5r.net Git - u-boot/blob - arch/riscv/cpu/nx25/u-boot.lds
efi_loader: Enable RISC-V support
[u-boot] / arch / riscv / cpu / nx25 / u-boot.lds
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright (C) 2017 Andes Technology Corporation
4  * Rick Chen, Andes Technology Corporation <rick@andestech.com>
5  */
6 OUTPUT_ARCH("riscv")
7 ENTRY(_start)
8
9 SECTIONS
10 {
11         . = ALIGN(4);
12         .text :
13         {
14                 arch/riscv/cpu/nx25/start.o     (.text)
15                 *(.text)
16         }
17
18         . = ALIGN(4);
19         .rodata : { *(SORT_BY_ALIGNMENT(SORT_BY_NAME(.rodata*))) }
20
21         . = ALIGN(4);
22         .data : {
23                 __global_pointer$ = . + 0x800;
24                 *(.data*)
25         }
26         . = ALIGN(4);
27
28         .got : {
29            __got_start = .;
30            *(.got.plt) *(.got)
31            __got_end = .;
32     }
33
34         . = ALIGN(4);
35
36         .u_boot_list : {
37                 KEEP(*(SORT(.u_boot_list*)));
38         }
39
40     . = ALIGN(4);
41
42         .efi_runtime : {
43                 __efi_runtime_start = .;
44                 *(efi_runtime_text)
45                 *(efi_runtime_data)
46                 __efi_runtime_stop = .;
47         }
48
49         .efi_runtime_rel : {
50                 __efi_runtime_rel_start = .;
51                 *(.relaefi_runtime_text)
52                 *(.relaefi_runtime_data)
53                 __efi_runtime_rel_stop = .;
54         }
55
56     . = ALIGN(4);
57
58     /DISCARD/ : { *(.rela.plt*) }
59     .rela.dyn : {
60         __rel_dyn_start = .;
61         *(.rela*)
62         __rel_dyn_end = .;
63     }
64
65     . = ALIGN(4);
66
67     .dynsym : {
68         __dyn_sym_start = .;
69         *(.dynsym)
70         __dyn_sym_end = .;
71     }
72
73     . = ALIGN(4);
74
75         _end = .;
76
77         .bss : {
78         __bss_start = .;
79         *(.bss)
80                 . = ALIGN(4);
81                 __bss_end = .;
82         }
83
84 }