]> git.sur5r.net Git - u-boot/blob - drivers/spi/Kconfig
spi: Kconfig: Add FSL_ESPI entry
[u-boot] / drivers / spi / Kconfig
1 menu "SPI Support"
2
3 config DM_SPI
4         bool "Enable Driver Model for SPI drivers"
5         depends on DM
6         help
7           Enable driver model for SPI. The SPI slave interface
8           (spi_setup_slave(), spi_xfer(), etc.) is then implemented by
9           the SPI uclass. Drivers provide methods to access the SPI
10           buses that they control. The uclass interface is defined in
11           include/spi.h. The existing spi_slave structure is attached
12           as 'parent data' to every slave on each bus. Slaves
13           typically use driver-private data instead of extending the
14           spi_slave structure.
15
16 if DM_SPI
17
18 config CADENCE_QSPI
19         bool "Cadence QSPI driver"
20         help
21           Enable the Cadence Quad-SPI (QSPI) driver. This driver can be
22           used to access the SPI NOR flash on platforms embedding this
23           Cadence IP core.
24
25 config DESIGNWARE_SPI
26         bool "Designware SPI driver"
27         help
28           Enable the Designware SPI driver. This driver can be used to
29           access the SPI NOR flash on platforms embedding this Designware
30           IP core.
31
32 config FSL_DSPI
33         bool "Freescale DSPI driver"
34         help
35           Enable the Freescale DSPI driver. This driver can be used to
36           access the SPI NOR flash and SPI Data flash on platforms embedding
37           this Freescale DSPI IP core. LS102xA and Colibri VF50/VF61 platforms
38           use this driver.
39
40 config SANDBOX_SPI
41         bool "Sandbox SPI driver"
42         depends on SANDBOX && DM
43         help
44           Enable SPI support for sandbox. This is an emulation of a real SPI
45           bus. Devices can be attached to the bus using the device tree
46           which specifies the driver to use. As an example, see this device
47           tree fragment from sandbox.dts. It shows that the SPI bus has a
48           single flash device on chip select 0 which is emulated by the driver
49           for "sandbox,spi-flash", which is in drivers/mtd/spi/sandbox.c.
50
51           spi@0 {
52                 #address-cells = <1>;
53                 #size-cells = <0>;
54                 reg = <0>;
55                 compatible = "sandbox,spi";
56                 cs-gpios = <0>, <&gpio_a 0>;
57                 flash@0 {
58                         reg = <0>;
59                         compatible = "spansion,m25p16", "sandbox,spi-flash";
60                         spi-max-frequency = <40000000>;
61                         sandbox,filename = "spi.bin";
62                 };
63           };
64
65 config XILINX_SPI
66         bool "Xilinx SPI driver"
67         help
68           Enable the Xilinx SPI driver from the Xilinx EDK. This SPI
69           controller support 8 bit SPI transfers only, with or w/o FIFO.
70           For more info on Xilinx SPI Register Definitions and Overview
71           see driver file - drivers/spi/xilinx_spi.c
72
73 config ZYNQ_SPI
74         bool "Zynq SPI driver"
75         depends on ARCH_ZYNQ || TARGET_XILINX_ZYNQMP
76         help
77           Enable the Zynq SPI driver. This driver can be used to
78           access the SPI NOR flash on platforms embedding this Zynq
79           SPI IP core.
80
81 endif # if DM_SPI
82
83 config FSL_ESPI
84         bool "Freescale eSPI driver"
85         help
86           Enable the Freescale eSPI driver. This driver can be used to
87           access the SPI interface and SPI NOR flash on platforms embedding
88           this Freescale eSPI IP core.
89
90 config TI_QSPI
91         bool "TI QSPI driver"
92         help
93           Enable the TI Quad-SPI (QSPI) driver for DRA7xx and AM43xx evms.
94           This driver support spi flash single, quad and memory reads.
95
96 endmenu # menu "SPI Support"