]> git.sur5r.net Git - u-boot/blob - include/zynqmppl.h
Merge git://git.denx.de/u-boot-video
[u-boot] / include / zynqmppl.h
1 /*
2  * (C) Copyright 2015 Xilinx, Inc,
3  * Michal Simek <michal.simek@xilinx.com>
4  *
5  * SPDX-License-Identifier:     GPL-2.0
6  */
7
8 #ifndef _ZYNQMPPL_H_
9 #define _ZYNQMPPL_H_
10
11 #include <xilinx.h>
12
13 #define ZYNQMP_SIP_SVC_CSU_DMA_CHIPID           0xC2000018
14 #define ZYNQMP_SIP_SVC_PM_FPGA_LOAD             0xC2000016
15 #define ZYNQMP_SIP_SVC_PM_FPGA_STATUS           0xC2000017
16 #define ZYNQMP_FPGA_OP_INIT                     (1 << 0)
17 #define ZYNQMP_FPGA_OP_LOAD                     (1 << 1)
18 #define ZYNQMP_FPGA_OP_DONE                     (1 << 2)
19
20 #define ZYNQMP_CSU_IDCODE_DEVICE_CODE_SHIFT     15
21 #define ZYNQMP_CSU_IDCODE_DEVICE_CODE_MASK      (0xf << \
22                                         ZYNQMP_CSU_IDCODE_DEVICE_CODE_SHIFT)
23 #define ZYNQMP_CSU_IDCODE_SVD_SHIFT     12
24 #define ZYNQMP_CSU_IDCODE_SVD_MASK      (0x7 << ZYNQMP_CSU_IDCODE_SVD_SHIFT)
25
26 extern struct xilinx_fpga_op zynqmp_op;
27
28 #define XILINX_ZYNQMP_DESC \
29 { xilinx_zynqmp, csu_dma, 1, &zynqmp_op, 0, &zynqmp_op }
30
31 #endif /* _ZYNQMPPL_H_ */