]> git.sur5r.net Git - u-boot/commitdiff
arm: mvebu: Add basic support for the Marvell Armada 375 SoC
authorStefan Roese <sr@denx.de>
Wed, 10 Feb 2016 06:23:00 +0000 (07:23 +0100)
committerStefan Roese <sr@denx.de>
Mon, 4 Apr 2016 09:22:05 +0000 (11:22 +0200)
This patch adds basic support for the Armada 375. Please note that
currently the SerDes and DDR3 init code for the A375 is not
included / enabled. This will be done in a later, follow-up patch.

Right now, this A375 mainline U-Boot can only be used by chainloading
it via the original Marvell U-Boot. This can be done via this
command:

=> tftpboot 00800000 a375/u-boot-dtb.bin;go 00800000

Signed-off-by: Stefan Roese <sr@denx.de>
Cc: Luka Perkov <luka.perkov@sartura.hr>
arch/arm/mach-mvebu/Makefile
arch/arm/mach-mvebu/cpu.c
arch/arm/mach-mvebu/include/mach/config.h
arch/arm/mach-mvebu/include/mach/cpu.h
arch/arm/mach-mvebu/include/mach/soc.h
arch/arm/mach-mvebu/spl.c

index b96b81bd3933eeb2a404a46a0d61146fc1094738..ac009a36da7f88040f72ffb9fc9126a3b5ec1d3b 100644 (file)
@@ -15,6 +15,7 @@ else
 obj-y  = cpu.o
 obj-y  += dram.o
 ifndef CONFIG_SPL_BUILD
+obj-$(CONFIG_ARMADA_375) += ../../../drivers/ddr/marvell/axp/xor.o
 obj-$(CONFIG_ARMADA_38X) += ../../../drivers/ddr/marvell/a38x/xor.o
 obj-$(CONFIG_ARMADA_XP) += ../../../drivers/ddr/marvell/axp/xor.o
 endif
index 30b175c64657111fcd536bb6a7bf80f0c7553490..9913802a7e754d8be94ed81dcfdfe1f9613db64b 100644 (file)
@@ -54,17 +54,57 @@ int mvebu_soc_family(void)
        case SOC_MV78260_ID:
        case SOC_MV78460_ID:
                return MVEBU_SOC_AXP;
+
+       case SOC_88F6720_ID:
+               return MVEBU_SOC_A375;
+
        case SOC_88F6810_ID:
        case SOC_88F6820_ID:
        case SOC_88F6828_ID:
                return MVEBU_SOC_A38X;
        }
+
        return MVEBU_SOC_UNKNOWN;
 }
 
 #if defined(CONFIG_DISPLAY_CPUINFO)
 
-#if defined(CONFIG_ARMADA_38X)
+#if defined(CONFIG_ARMADA_375)
+/* SAR frequency values for Armada 375 */
+static const struct sar_freq_modes sar_freq_tab[] = {
+       {  0,  0x0,  266,  133,  266 },
+       {  1,  0x0,  333,  167,  167 },
+       {  2,  0x0,  333,  167,  222 },
+       {  3,  0x0,  333,  167,  333 },
+       {  4,  0x0,  400,  200,  200 },
+       {  5,  0x0,  400,  200,  267 },
+       {  6,  0x0,  400,  200,  400 },
+       {  7,  0x0,  500,  250,  250 },
+       {  8,  0x0,  500,  250,  334 },
+       {  9,  0x0,  500,  250,  500 },
+       { 10,  0x0,  533,  267,  267 },
+       { 11,  0x0,  533,  267,  356 },
+       { 12,  0x0,  533,  267,  533 },
+       { 13,  0x0,  600,  300,  300 },
+       { 14,  0x0,  600,  300,  400 },
+       { 15,  0x0,  600,  300,  600 },
+       { 16,  0x0,  666,  333,  333 },
+       { 17,  0x0,  666,  333,  444 },
+       { 18,  0x0,  666,  333,  666 },
+       { 19,  0x0,  800,  400,  267 },
+       { 20,  0x0,  800,  400,  400 },
+       { 21,  0x0,  800,  400,  534 },
+       { 22,  0x0,  900,  450,  300 },
+       { 23,  0x0,  900,  450,  450 },
+       { 24,  0x0,  900,  450,  600 },
+       { 25,  0x0, 1000,  500,  500 },
+       { 26,  0x0, 1000,  500,  667 },
+       { 27,  0x0, 1000,  333,  500 },
+       { 28,  0x0,  400,  400,  400 },
+       { 29,  0x0, 1100,  550,  550 },
+       { 0xff, 0xff,    0,   0,   0 }  /* 0xff marks end of array */
+};
+#elif defined(CONFIG_ARMADA_38X)
 /* SAR frequency values for Armada 38x */
 static const struct sar_freq_modes sar_freq_tab[] = {
        {  0x0,  0x0,  666, 333, 333 },
@@ -98,9 +138,13 @@ void get_sar_freq(struct sar_freq_modes *sar_freq)
        u32 freq;
        int i;
 
+#if defined(CONFIG_ARMADA_375)
+       val = readl(CONFIG_SAR2_REG);   /* SAR - Sample At Reset */
+#else
        val = readl(CONFIG_SAR_REG);    /* SAR - Sample At Reset */
+#endif
        freq = (val & SAR_CPU_FREQ_MASK) >> SAR_CPU_FREQ_OFFS;
-#if !defined(CONFIG_ARMADA_38X)
+#if defined(SAR2_CPU_FREQ_MASK)
        /*
         * Shift CPU0 clock frequency select bit from SAR2 register
         * into correct position
@@ -110,7 +154,7 @@ void get_sar_freq(struct sar_freq_modes *sar_freq)
 #endif
        for (i = 0; sar_freq_tab[i].val != 0xff; i++) {
                if (sar_freq_tab[i].val == freq) {
-#if defined(CONFIG_ARMADA_38X)
+#if defined(CONFIG_ARMADA_375) || defined(CONFIG_ARMADA_38X)
                        *sar_freq = sar_freq_tab[i];
                        return;
 #else
@@ -152,6 +196,9 @@ int print_cpuinfo(void)
        case SOC_MV78460_ID:
                puts("MV78460-");
                break;
+       case SOC_88F6720_ID:
+               puts("MV88F6720-");
+               break;
        case SOC_88F6810_ID:
                puts("MV88F6810-");
                break;
@@ -180,6 +227,17 @@ int print_cpuinfo(void)
                }
        }
 
+       if (mvebu_soc_family() == MVEBU_SOC_A375) {
+               switch (revid) {
+               case MV_88F67XX_A0_ID:
+                       puts("A0");
+                       break;
+               default:
+                       printf("?? (%x)", revid);
+                       break;
+               }
+       }
+
        if (mvebu_soc_family() == MVEBU_SOC_A38X) {
                switch (revid) {
                case MV_88F68XX_Z1_ID:
index cc1fc5f9d4b1842141068095b5a668c97a0e3346..b8a8c62e81d785127cac278d6402547e5f80efe6 100644 (file)
@@ -17,7 +17,8 @@
 
 #include <asm/arch/soc.h>
 
-#if defined(CONFIG_ARMADA_XP) || defined(CONFIG_ARMADA_38X)
+#if defined(CONFIG_ARMADA_XP) || defined(CONFIG_ARMADA_375) \
+       || defined(CONFIG_ARMADA_38X)
 /*
  * Set this for the common xor register definitions needed in dram.c
  * for A38x as well here.
 #ifdef CONFIG_CMD_NET
 #define CONFIG_CMD_MII
 #define CONFIG_MII             /* expose smi ove miiphy interface */
+#if !defined(CONFIG_ARMADA_375)
 #define CONFIG_MVNETA          /* Enable Marvell Gbe Controller Driver */
 #define CONFIG_PHYLIB
+#endif
 #define CONFIG_ENV_OVERWRITE   /* ethaddr can be reprogrammed */
 #define CONFIG_PHY_GIGE                /* GbE speed/duplex detect */
 #define CONFIG_ARP_TIMEOUT     200
index dd58b4adc45f4d13409d9ef0d14cb23833343732..cbec876c4293d5fffa9f5c12d12c61e4300f28a5 100644 (file)
@@ -61,6 +61,7 @@ enum cpu_attrib {
 
 enum {
        MVEBU_SOC_AXP,
+       MVEBU_SOC_A375,
        MVEBU_SOC_A38X,
        MVEBU_SOC_UNKNOWN,
 };
@@ -89,7 +90,11 @@ struct mbus_win {
  * Ref: Datasheet sec:A.28
  */
 struct mvebu_system_registers {
+#if defined(CONFIG_ARMADA_375)
+       u8 pad1[0x54];
+#else
        u8 pad1[0x60];
+#endif
        u32 rstoutn_mask; /* 0x60 */
        u32 sys_soft_rst; /* 0x64 */
 };
index b31794036691e4f6e0f6aa7e071682c02b5c8c65..a12be2a4d1efc26837ae88fea239a9ab36dd3a3b 100644 (file)
 #define SOC_MV78230_ID         0x7823
 #define SOC_MV78260_ID         0x7826
 #define SOC_MV78460_ID         0x7846
+#define SOC_88F6720_ID         0x6720
 #define SOC_88F6810_ID         0x6810
 #define SOC_88F6820_ID         0x6820
 #define SOC_88F6828_ID         0x6828
 
+/* A375 revisions */
+#define MV_88F67XX_A0_ID       0x3
+
 /* A38x revisions */
 #define MV_88F68XX_Z1_ID       0x0
 #define MV_88F68XX_A0_ID       0x4
 #define BOOTROM_ERR_MODE_MASK  (0xf << BOOTROM_ERR_MODE_OFFS)
 #define BOOTROM_ERR_MODE_UART  0x6
 
-#if defined(CONFIG_ARMADA_38X)
+#if defined(CONFIG_ARMADA_375)
+/* SAR values for Armada 375 */
+#define CONFIG_SAR_REG         (MVEBU_REGISTER(0xe8200))
+#define CONFIG_SAR2_REG                (MVEBU_REGISTER(0xe8204))
+
+#define SAR_CPU_FREQ_OFFS      17
+#define SAR_CPU_FREQ_MASK      (0x1f << SAR_CPU_FREQ_OFFS)
+
+#define BOOT_DEV_SEL_OFFS      3
+#define BOOT_DEV_SEL_MASK      (0x3f << BOOT_DEV_SEL_OFFS)
+
+#define BOOT_FROM_UART         0x30
+#define BOOT_FROM_SPI          0x38
+#elif defined(CONFIG_ARMADA_38X)
 /* SAR values for Armada 38x */
 #define CONFIG_SAR_REG         (MVEBU_REGISTER(0x18600))
 
index 0879873b9725828c2fd5e4b20437de0f2d102b8a..ac5bb2c20926fce762fd40b91fd9f466f9b1707e 100644 (file)
@@ -99,11 +99,14 @@ void board_init_f(ulong dummy)
 
        timer_init();
 
+       /* Armada 375 does not support SerDes and DDR3 init yet */
+#if !defined(CONFIG_ARMADA_375)
        /* First init the serdes PHY's */
        serdes_phy_config();
 
        /* Setup DDR */
        ddr3_init();
+#endif
 
        /*
         * Return to the BootROM to continue the Marvell xmodem