Restart the task pool demo, this time using the minimal FreeRTOS+TCP project as a base.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2677 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Minor modification to the WIn32 simple TCP/IP stack example only.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2676 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Only partially implemented and  may get reverted - updates to the Win32 port that uses a per-task event to prevent the task proceeding past its yield point if the SuspendThread() call used to stop the task does not take effect immediately.  This is intended to fix issues reported by users, although we have been unable to replicate them ourselves.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2675 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove IotTaskPool_CreateRecyclableSystemJob() and IotTaskPool_ScheduleSystemJob() again, which were intended to be alternative APIs that only access the system task pool, and instead update IotTaskPool_CreateRecyclableJob() and IotTaskPool_ScheduleJob() to allow the parameter used to pass in the task pool handle to be NULL if the system task pool is the only one available.
Update the task pool demo app to include a lot more functionality.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2674 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Exercise the new vPortGetHeapStats() function from the Win32 demo projects.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2673 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add link to dual core blog post into STM32H745I demo.
Doxygen corrections in list.h.
Use #error to check FreeRTOS.h is included before message_buffer.h and stream_buffer.h.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2672 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add vPortGetHeapStats() function to query heap statistics.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2671 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Only check once before re-setting ready priority

The macro taskRESET_READY_PRIORITY checks if the task being removed from the
ready list is the last one and only then resets the top ready priority
by calling portRESET_READY_PRIORITY. If we already know that it is the
last ready task being removed then there is no need to perform the check
again and the macro portRESET_READY_PRIORITY can be called directly. We were
doing the unnecessary check at two places and this commit fixes them.

This commit also increases the time period of check task to ensure that all
the demo tasks get a chance to run before the check is performed.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2670 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Use ARMCM33_DSP_FP_TZ_config.txt which comes with the MDS installation

We had a copy of ARMCM33_DSP_FP_TZ_config.txt file within the project directory
and it used to get outdated with each release of MDK because of non-backward
compatible changes in MDK. This change removes the copy in the project and
instead uses the one shipped with the MDK installation.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2669 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

In small FreeRTOS applications it is unlikely there will be any task pools other than the system task pool.  IotTaskPool_CreateRecyclableSystemJob() is therefore introduced to complement IotTaskPool_CreateRecyclableJob() that does not require the handle of the target task pool to be specified as a parameter.  Likewise IotTaskPool_ScheduleSystemJob() is introduced to complement IotTaskPool_ScheduleJob() for the same reason.
IotTaskPool_CreateSystemTaskPool() calls synchronisation primitives, so cannot be called before the scheduler starts.  Add a configASSERT() to ensure the scheduler is running when it executes.
IotTaskPool_CreateSystemTaskPool() can conceivably be called from multiple different libraries that depend on the thread pool.  In this version _IotSystemTaskPool.running can be used to check the system task pool has not already been created.  If the task pool has been created simply return from IotTaskPool_CreateSystemTaskPool() instead of re-creating it (which would leak memory and leave orphaned tasks).
Call taskENTER_CRITICAL() and taskEXIT_CRITICAL() directly in place of mapping them to TASKPOOL_ENTER_CRITICAL() and TASKPOOL_EXIT_CRITICAL() in the same file.
Rename _timerThread() _timerCallback(), as it is a callback function and not a thread.
Remove the unused flags parameter from _scheduleInternal().

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2668 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add the first and most basic task pool example.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2667 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Create a project that builds a subset of the dependencies of the IoT SDK that have been brought into SVN thus far.  The application does nothing other than build at this time.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2666 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Bring in a minimum subset of the IoT SDK - at this time just a subset of the library dependencies rather than the libraries themselves.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2665 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added additional xMessageBufferSpacesAvailable() (plural) to existing xMessageBufferSpaceAvailable() (singular) macro as the documentation muddled both.
Added #define portPOINTER_SIZE_TYPE  uint64_t to the 64-bit RISC-V port layer.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2663 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number ready for next release.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2662 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Delete the Release configuration from the NXP project.

Also, some cosmetic changes.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2661 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Removing obsolete code and files only.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2660 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add M7/M4 AMP demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2659 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add NXP libs needed to build the project

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2658 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Delete the not needed file missed in last commit

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2657 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Do not strip required symbols when LTO is on

Link time optimization was stripping off some symbols which were
accessed from assembly code.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2656 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Ensure that fault handlers are declared naked.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2655 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add ARMv8M demo project for NXP LPC55S69.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2654 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add Cortex M23 GCC and IAR ports. Add demo projects for Nuvoton NuMaker-PFM-2351.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2653 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Basic 64-bit RISC-V port now functional.  RISC-V port layer automatically switches between 32-bit and 64-bit.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2652 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added portMEMORY_BARRIER() implemented as __asm volatile( "" ::: "memory" ) into ARM Cortex-M33 ports to assist with link time optimisation.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2651 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added portMEMORY_BARRIER() implemented as __asm volatile( "" ::: "memory" ) into ARM GCC ports to assist with link time optimisation.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2650 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix potential memory leak in the Win32 FreeRTOS+TCP network interface initialisation sequence.
Introduce portMEMORY_BARRIER() macro to assist with memory access ordering when suspending the scheduler if link time optimization is used.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2649 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Export port architecture name for COrtex-M33. This can be used by debuggers to find the port in-use to be able to correctly decode the context stored on the stack.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2648 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix spelling of priority in comments.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2647 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix warning portHAS_STACK_OVERFLOW_CHECKING not defined

portHAS_STACK_OVERFLOW_CHECKING was getting defined too late before
being used in portable.h for the platforms that do not have stack
overflow checking registers. This commit ensures that it is defined
before it is used.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2646 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Correcting spelling mistakes in comments only.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2645 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Prepare the RISC-V port layer for addition of 64-bit port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2644 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number in +TCP code.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2642 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Change type of usStackDepth to configSTACK_DEPTH_TYPE.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2641 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix Build and Links failure in MPU projects. Minor cosmetic changes in some V8M files.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2640 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add instructions on building the Cortex-M33 secure and non secure projects into the comments of that project and into a readme.txt file.
Enable configUSE_LIST_DATA_INTEGRITY_CHECK_BYTES setting to be used in statically allocated systems.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2639 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Set default value of configRUN_FREERTOS_SECURE_ONLY to 0.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2638 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add support for running FreeRTOS on Secure Side only in Cortex M33 port. Also, change spaces to tabs.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2637 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the common demo death.c to use the updated macro name to give it a secure context.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2636 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

First Official Release of ARMV8M Support. This release removes Pre-Release from all the ARMv8M files licensees.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2635 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number in readiness for V10.2.0 release.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2634 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Sync the Renesas port to AFR Git Repo

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2633 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix definition of tskSTATIC_AND_DYNAMIC_ALLOCATION_POSSIBLE

tskSTATIC_AND_DYNAMIC_ALLOCATION_POSSIBLE was not correctly defined resulting in
dynamically allocated TCB not being freed when MPU was enabled. This commit fixes
the definition to ensure that dynamically allocated RAM (Stack and TCB) is freed
always.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2632 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix build failure when dynamic allocation is not enabled.

When dynamic allocation is not enabled, vPortFree is not available. The current code used
vPortFree and this resulted in linker error. This commit removes the use of vPortFree when
dynamic allocation is not enabled.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2631 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Replace the pdf RISC-V documentation with links to the documentation web pages.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2630 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix bug in core_cm3.c atomic macros.
Rename the portable/GCC/RISC-V-RV32 directory to just RISC-V as also adding support for 64-bit cores.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2629 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add Dornerworks attribution to makefiles that build the Freedom Studio RISC-V project.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2628 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add makefiles that build the FreedomStudio project (provided by Dornerworks - thanks).

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2627 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Ensure eTaskGetState() is brought in automatically if INCLUDE_xTaskAbortDelay is set to 1, as it is a dependency of eTaskGetState().
Added the portTASK_FUNCTION_PROTO macros around the timer task, as the macros are already used by the idle task.
Add a PDF of the RISC-V documentation into the repo as the web page is not yet live.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2626 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add xTaskGetIdleRunTimeCounter() API function to return the run time stats counter for the idle task - useful for POSIX time implementations.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2625 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Copyright updates from Cadence.

https://github.com/foss-xtensa/amazon-freertos/commit/e1df8947523629c864ad80388429fe5e4d88024a

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2624 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update main.c() for the WIN32-MingW project so the trace recorder is initialized even when the simple blinky demo is used - otherwise the trace recorder causes an exception as it is used without first being initialized.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2623 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the pin mux setup on the Vega board demo to enable the LED.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2622 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Move the 'generic' version of freertos_risc_v_chip_specific_extensions.h back to a sub-directory as having it in the RISC-V port's base directory was causing SoftConsole to pick up the wrong version (for an unknown reason).
Add a project for the Vega board's RI5CY core.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2621 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Re-org of RISC-V file structure and naming step 2.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2620 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Re-org of RISC-V file structure and naming step 1.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2619 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Create folder to hold RISC-V chip specific extensions.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2618 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update RSIC-V port layer after testing saving and receiving of chip specific registers.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2617 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Move the RISC-V pxPortInitialiseStack() implementation to the assembly port file from the C port file so it can have access to the number of chip specific registers it needs to save space for on the stack.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2616 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Correct accidental deletion in GenQTest.c.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2615 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Allow the size of the stack used by many of the standard demo/test tasks to be overridden by FreeRTOSConfig.h settings.
Update the Freedom Studio RISC-V project so the 'full' build configuration is now functional.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2614 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the Freedom Studio RISC-V project so the gdbinit options are now specified on the command line.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2613 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update Freedom Studio RISC-V demo for the latest GCC RISC-V port - not yet tested.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2612 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Retarget Softconsole RISC-V demo from IGLOO2 to Renode as it can have more RAM and therefore have more test tasks running.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2611 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Rename directories in the RISC-V port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2610 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Backup Microsemi Renode project before adding a build configuration for the target hardware.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2609 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add vTimerSetReloadMode() calls to the code coverage tests.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2608 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the the MPU simulator project to exercise the timer API.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2607 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove "FromISR' functions from the list of functions that switch to a privileged mode as IRQs are privileged already.
Add the vTimerSetReloadMode() API function.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2606 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update RISC-V_IGLOO2_Creative_SoftConsole demo to make use of new RISC-V porting layer structure and exercise some external interrupts - all tests currently passing in Renode.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2605 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Rework RISC-V portASM.S to make it easier to add in chip specific RISC-V extensions and accommodate chips that don't include the CLINT.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2604 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Save changes to the RISC-V port layer before making changes necessary to support pulpino too:
+ Switch positions of the asm functions used to start the kernel and handle traps to enable one to reference to the other.
+ Handle external interrupts (working with Renode emulator).
+ The _sp linker variable is now called __freertos_irq_stack_top.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2603 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Microsemi RISC-V project:
    Reorganize project to separate Microsemi code into its own directory.
    Add many more demo and tests.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2602 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Backup checkin of MiFive demo running in ReNode emulator.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2601 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Backup check in of the Microsemi IGLOO2 Creative Board RISC-V demo - still a work in progress.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2600 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Backup checking of the Freedom Studio RISC-V project - still a work in progress.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2599 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update RISC-V port to use a separate interrupt stack.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2598 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Some efficiency improvements in Risc-V port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2597 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

First task running in RISC-V-Qemu-sifive_e-FreedomStudio demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2596 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add kernel code to the RISC-V-Qemu-sifive_e-FreedomStudio demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2595 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add a starting point for a Freedom Studio Risc V project.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2594 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Provide each Risc V task with an initial mstatus register value.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2593 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update Risc-V port to use environment call in place of software interrupt - still very much a work in progress.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2592 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Continue work on Risc V port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2591 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update xTaskRemoveFromEventList() so when tickless idle is used prvResetNextTaskUnblockTime() only gets called if the scheduler is not locked, as it would get called when the scheduler is unlocked in any case.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2590 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the method used to detect if a timer is active.  Previously the timer was deemed to be inactive if it was not referenced from a list.  However, when a timer is updated it is temporarily removed from, then re-added to a list, so now the timer's active status is stored separately.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2589 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add xTaskGetApplicationTaskTagFromISR(), which is an interrupt safe version of xTaskGetApplicationTaskTagFrom().

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2588 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Fix Xtensa project file and some documentation improvements.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2587 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added uxTaskGetStackHighWaterMark2(), which is the same as uxTaskGetStackHighWaterMark() other than the return type.
Allows the task name parameter passed into xTaskCreate() to be NULL.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2586 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

RISC-V tasks now context switching to each other using taskYIELD() - not fully tested yet.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2585 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add trap handler to RISC-V port so there is no dependency on third party code.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2584 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

RISC-V:
Added code to setup the timer interrupt - not tested yet.
Added the taskYIELD() implementation - so far just checked it generates an interrupt.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2583 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

RISC-V work in progress:
    + Initialise task stack.
    + Successfully jump to start of first task.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2582 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Minor synching - no functional changes.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2578 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Very minor formatting changes, and remove legacy link to V8 upgrade information.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2577 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version numbers ready for release.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2576 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update trace configuration files for the updated trace recorder code.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2575 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update trace recorder code to the latest.
Some minor changes to enable the configREMOVE_STATIC_QUALIFIER constant to be used by those debuggers that cannot cope with statics being used.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2574 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Two minor updates in the comments to fix html formatting that was preventing doxygen creating documents correctly.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2573 1d2547de-c912-0410-9cb9-b8ca96c0e9e2