Core kernel code:

Allow the stats formatting functions to be built in without stdio.h being included inside tasks.c.

Kernel port code:
- Slight change to the Cortex-A GIC-less port to move all non portable code to the application level.

SAMA5D4 demo project:
- Update the Atmel provided library to V1.1.
- Create a DDR build configuration.
- Ensure interrupts are all edge sensitive.
- Update the regtest code to use all 32 flop registers.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2313 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo projects only:
+ Remove some #warnings messages from the Cycle 5 - which were left in the code as reminders of tests that were not yet completed but are now.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2312 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Core kernel files:

+ Change how queues are allocated and deleted so only one pvPortMalloc() or vPortFree() is required in place of the previous 2.
+ Where the TCB is allocated in relation to the stack is now dependent on the stack growth direction.  The stack will not grow into the TCB.
+ Introduce the configAPPLICATION_ALLOCATED_HEAP constant to allow the application to provide the array used by heap_4.c as its heap.  This allows the application writer to use qualifiers on the array to, for example, force the memory into faster RAM.

Demo application:
+ Add demo for SAMA5D4 using IAR.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2311 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

MSP430 Demo projects only:
Update project format to new IAR version.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2310 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo project only:
Added comprehensive demo including FreeRTOS+CLI to the Cyclone V SoC project.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2309 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo project only:  Cyclone V SoC now running from external RAM.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2308 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added project for Altera Cyclone V SoC, currently running from internal RAM.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2307 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Core kernel code:
+ Introduce xSemaphoreGenericGiveFromISR() as an optimisation when giving semaphores and mutexes from an interrupt.

Demo applications:
+ Update IntSemTest.c to provide more code coverage in xSemaphoreGenericGiveFromISR().
+ Ensure the MMU is turned on in the RZ IAR demo.  It was already on in the RZ ARM demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2306 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

SAM4L tickless implementation:  Bug fix and update the demo project to exercise the fix.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2305 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo project only:
Add the new IntSem test/demo code into the MSVC demo project.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2304 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo tasks only, with the aim of improving test coverage:
+ Split out the code that uses a mutex from an interrupt from GenQTest.c and add to new common demo task IntSemTest.c.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2303 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number to 8.1.2 after moving the defaulting of configUSE_PORT_OPTIMISED_TASK_SELECTION into individual port layers so it does not affect ports that do not support the definition.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2301 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo code only:
Add the IntQ standard test to the SAM4S project.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2300 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Correct potential compiler warning when configUSE_MUTEXES is set to 0.
Add comments.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2297 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number to 8.1.1 for patch release that re-enables mutexes to be given from an interrupt.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2295 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Core kernel code:
- Re-introduce the ability to give a mutex from an ISR.

Common demo code:
- Add additional tests into the GenQTest files for priority inheritance and using a mutex from an ISR.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2294 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Lower the minimum stack size used by the ATSAMA5 demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2292 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Minor edits prior to tagging V8.1.0.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2291 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

***IMMINENT RELEASE NOTICE***
Update version numbers ready for FreeRTOS V8.1.0 release in about 10 days.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2290 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove some irrelevant CyaSSL files.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2289 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo application related:
+ Update the RZ IAR project so it targets the RZ RSK rather than custom hardware.
+ Update the RZ ARM/DS-5 project so it targets the RZ RSK rather than custom hardware.
+ Updated RX64M demos to use the new iodefine.h naming.

Cortex-A9 port related:
+ Update IAR, ARM and GCC Cortex-A9 port layers to include a 'task exit error' function which is called if a task attempts to incorrectly exit its implementing function.
+ Moved the instruction which switches into system mode out of the restore context macro, as it is only needed when starting the first task.

Core kernel files related:
+ Ensure there are no references to the mutexes held count when mutexes are excluded from the build.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2288 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

General maintenance - changing comments and correcting spellings only.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2287 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Common demo tasks:
- Add additional tests to GenQTest.c to test the updated priority inheritance mechanism.
- Slightly increase some delays in recmutex.c to prevent it reporting false errors in high load test cases.

SAMA5D3 Xplained IAR demo:
- Remove space being allocated for stacks that are not used.
- Remove explicit enabling of interrupts in ISR handers as this is now done from the central ISR callback before the individual handers are invoked.
- Reduce both the allocated heap size and the stack allocated to each task.
- Enable I cache.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2286 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Cortex-A5 IAR port:
- Removed SAMA5 specifics from the port layer, and instead call a generic ISR callback as per Cortex-A9 ports.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2285 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Cortex-A5 IAR port baseline prior to removing all SAMA5 specifics to make it generic.:
- Slight improvement to the save context macro.
- Remove some #warning remarks.
- Enable interrupts before calling the ISR handler rather than in the ISR handler.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2284 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Continue working on the GIC-less Cortex-A5 port for IAR:
- Add in the assert when a task attempts to exit its implementing function without deleting itself.
- Remove obsolete code from the context switch asm code (obsoleted by the fact that there is no mask register).
- Attempt to make code more generic by using definitions for additional register addresses.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2283 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Carry on working on SAMA5D3 demo:
- Add full interrupt nesting tests.
- Add additional critical section/context switching tests.
- Set interrupt priorities so everything can run at once without any software watchdog errors.
- Re-enable interrupts in each IRQ handler.
- Add in run-time stats.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2282 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

SAMA5D3 demo:  Add CDC driver code and use CDC to create a simple command console.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2281 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update CyaSSL to latest version.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2280 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Re-test Zynq demo now it is using the latest tools.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2279 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add back Zynq demo - this time using SDK V14.2.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2278 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove Zynq demo project ready to recreate the project using the 14.2 version of Xilinx's SDK.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2277 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add 'full' demo to the SAMA5 Xplained demo - but so far without interrupt nesting tests or CLI.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2276 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Rename ARM_CAx_No_GIC ARM_CA5_No_GIC and add FreeRTOSConfig setting to specify the number of registers in the FPU unit.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2275 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

SAMA5D3 Xplained demo blinky running.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2274 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add new port layer for Cortex-A devices without the means to mask interrupt priorities.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2273 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Start of SAMA5D3 XPlained demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2272 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Make the parameters to vPortDefineHeapRegions() const.
Add additional asserts to the Keil CM3 and CM4F ports (other CM3/4 ports already updated).
Add the additional yield necessitated by the mutex held count to the case when configUSE_QUEUE_SETS is 0.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2271 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update the MSVC simulator demo to demonstrate heap_5 allocator and pdTICKS_TO_MS macro being used.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2270 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Simply some of the alignment calculations in heap_4.c to match those used in heap_5.c.
Remove some apparently obsolete code from xTaskPriorityDisinherit() (a task cannot be both blocked and giving bac a mutex at the same time].
Update the new "mutex held count" increment and decrement functions to allow mutexes to be created before the scheduler is started.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2269 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Check in the portable.h version required to use heap_5.c.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2268 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Check in the new memory allocator that allows the heap to span multiple blocks.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2267 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update FreeRTOS+ components and demos to use typedef names introduced in FreeRTOS V8.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2266 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update timer demo in PIC32MZ demo to remove multiple extern definition created by adding in the macro that checks non ISR safe functions are not called from ISRs.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2265 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Implementation of mutex held counting in tasks.c - needs optimisation before release.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2264 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Default the definition of portASSERT_IF_IN_ISR() to nothing if it is not defined.
Helper updates to allow a count of the number of mutexes held to be added.
Updates to the CCS Cortex-R4 implementation necessitated by a change in compiler semantics.
Update PIC32MX and MZ ports to assert if a non ISR safe function is called from an ISR.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2263 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add code to assert() if non ISR safe API function is called from ISR in Tasking CM4F ports - plus fix bug where the max syscall interrupt priority was used incorrectly in the Tasking CM4F port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2262 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add code to assert() if non ISR safe API function is called from ISR in IAR and GCC CM3 and CM4F ports - Keil and tasking to follow.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2261 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Simplify the assert that checks if a non-ISR safe function is called from an ISR in the GCC Cortex-A9 port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2260 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add additional comments to the Zynq lwIP demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2259 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Added portASSERT_IF_IN_INTERRUPT() macro to the GCC Cortex A9 port layer.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2258 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Zynq demo:  Fix Xilinx network driver by deferring the function that allocated memory from the interrupt into a task.  Add DHCP option.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2257 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove some of the lwip asserts to allow use with 64-bit alignment.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2256 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Switch to using the private watchdog as the run time stats timer in the Zynq demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2255 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Reorganise Zynq project after spitting lwIP example into a separate configuration.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2254 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Move the Zynq's lwIP example from the Full demo into its own configuration as having the lwIP tasks at a high priority made the self checking test tasks report failures, while having the lwIP tasks at a low priority slugged the throughput.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2253 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update lwIP byte alignment to make Zynq pings more reliable.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2252 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update RL78 GCC demo application after testing with fixed compiler.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2251 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Check in RL78 GCC port layer now it has been verified with the fixed compiler.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2250 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Complete RX64M GCC demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2249 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Reverse order of projdefs.h and FreeRTOSConfig.h includes in FreeRTOS.h to allow addition of pdMS_TO_TICKS() macro.
Update RXv2 GCC port to match RXv2 Renesas port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2248 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add -nomessage command line option to RX64M demo to suppress warning about the yield function being defined when it is not called directly.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2247 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Ensure demo app files are using FreeRTOS V8 names - a few were missed previously.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2246 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

A few additional casts to keep the Renesas RX compiler happy.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2245 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add lwIP driver into Zynq demo - not yet fully functional.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2244 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add brackets in lwIP assert statement to prevent compiler warnings.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2243 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add some missing volatiles to __asm statements in the CA9 GCC port.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2242 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number ready for release.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2240 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add xQueueGetMutexHolder() to MPU functions.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2239 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Event Groups: Convert the 'clear bits from ISR' function into a pended function to fix reentrancy issue.
Event Groups: Ensure the 'wait bits' and 'sync' functions don't return values that still contain some internal control bits.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2238 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update demos that use FreeRTOS+FAT SL to have correct version numbers after the update of FreeRTOS+FAT SL itself.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2237 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update IAR XMC4200 project to fix link error that resulted from updating the IAR version to 7.x.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2236 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update FreeRTOS+FAT SL to version 1.0.1.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2235 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Ensure xNewLib_reent is reclaimed when a task is deleted.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2234 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add test and correct code for the unusual case of a task using an event group to synchronise only with itself.
Add critical sections around call to prvResetNextTaskUnblockTime() that can occur from within a task.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2233 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add the pcTimerGetTimerName() API function.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2232 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add interrupt nesting test code into RX64M demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2231 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add RSK definition and LED flash tasks into RX64M demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2230 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update Cortex-A port layers to ensure the ICCRPR and ICCPMR registers are always accessed as 32-bit values.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2229 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Started to create RX64M GCC project - building but not yet converted to new core.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2228 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Delete old RL78 launch configurations.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2227 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add RL78/L1C configuration into e2studio demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2226 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

RL78/L1C configuration added to the IAR RL78 demo projects.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2225 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Working but incomplete RXv2 demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2224 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

First pass at RXv2 port layer.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2223 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

RXv1 tests running before updating to RXv2.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2222 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Start to create an RX64M demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2221 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Cast away a few unused return types to ensure lint/compilers don't generate warnings when the warning level is high.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2220 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add extra #error message as a configuration sanity check.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2218 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Minor updates to ensure all kernel aware debuggers are happy with V8.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2217 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update version number to V8.0.0 (without the release candidate number).

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2216 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add logic to determine the tick timer source and vector installation into the PIC32MZ port assembly file to allow more efficient interrupt entry.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2215 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add event group code to the PIC32MZ demo.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2214 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Linting.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2213 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Add #define INCLUDE_eTaskGetState 1 to the demos that use the int queue test.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2212 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update final demos that use the trace recorder code to use the new version.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2211 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update LPC1830 example to use the latest trace recorder code.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2210 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove test of trace functions from the Win32/GCC build as it messes up the trace recorder.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2209 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Remove test of trace functions from the Win32 build as it messes up the trace recorder.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2208 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Update trace recorder to include heap tracing and new v8 features.

git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@2207 1d2547de-c912-0410-9cb9-b8ca96c0e9e2